博客
醫(yī)療應(yīng)用中 24 位 Δ-Σ ADC 硬件設(shè)計(jì)十大關(guān)鍵要點(diǎn)
醫(yī)療應(yīng)用中 24 位 Δ-Σ ADC 硬件設(shè)計(jì)十大關(guān)鍵要點(diǎn) 一、引言
在醫(yī)療設(shè)備中，24 位 Δ-Σ ADC 常用于 ECG/EEG、生理傳感器等微弱信號(hào)的高精度采集。理論上，24 位 ADC 的分辨率可以細(xì)到微伏量級(jí)，但在真實(shí)硬件中，如果電源、參考、前端、布局等環(huán)節(jié)稍有疏忽，有效位數(shù)（ENOB）很容易從“24 位”掉到“16～18 位”。
要讓 24 位 Δ-Σ ADC 在醫(yī)療場(chǎng)景下真正“跑滿”，必須把整套硬件視為一個(gè)完整的信號(hào)鏈系統(tǒng)來(lái)優(yōu)化，而不是只盯著 ADC 本身的參數(shù)。下面從工程實(shí)踐出發(fā)，總結(jié)醫(yī)療應(yīng)用中 24 位 Δ-Σ ADC 硬件設(shè)計(jì)的十大關(guān)鍵要點(diǎn)，可作為電路/PCB 設(shè)計(jì)和方案評(píng)審的檢查清單。
關(guān)鍵要點(diǎn)一：電源供電策略（低噪聲穩(wěn)壓與隔離）
目標(biāo)： 給 ADC 和模擬前端提供“干凈且安全”的電源。
設(shè)計(jì)要點(diǎn)：
模擬電源優(yōu)先用低噪聲 LDO： 避免直接用 USB、開(kāi)關(guān)電源或數(shù)字 3.3 V 給 ADC 模擬部分供電。推薦架構(gòu)為 “DC/DC 降壓 → 低噪聲 LDO → ADC AVDD / 參考 / 前端放大”。
模擬 / 數(shù)字電源分域： 即使電壓值相同，也建議用獨(dú)立穩(wěn)壓或?yàn)V波支路分別給模擬和數(shù)字供電，形成星型拓?fù)洌瑴p少數(shù)字開(kāi)關(guān)噪聲耦入。
走線短粗或電源平面： 減小供電路徑的寄生電感/電阻，保證瞬態(tài)電流穩(wěn)定供給。
醫(yī)療場(chǎng)景的電氣隔離： 患者側(cè)模擬部分通常要和系統(tǒng)數(shù)字側(cè)做隔離：
隔離 DC/DC 供電模塊
數(shù)字隔離器 / 隔離放大器 既滿足安全規(guī)范，又能有效阻斷數(shù)字/系統(tǒng)地噪聲傳入患者側(cè)精密 ADC 鏈路。
關(guān)鍵要點(diǎn)二：參考電壓源設(shè)計(jì)（參考芯片、布線與隔離）
目標(biāo)： 參考電壓是 ADC 的“標(biāo)尺”，它的噪聲和漂移直接決定最終精度。
設(shè)計(jì)要點(diǎn)：
選型： 使用高精度、低溫漂、低噪聲的基準(zhǔn)源（外部參考或高性能內(nèi)部參考）。關(guān)注：溫漂、0.1–10 Hz 噪聲、長(zhǎng)期穩(wěn)定性。
參考輸出的“星形分配”： 多個(gè) ADC 共用一枚基準(zhǔn)時(shí)，從參考芯片輸出一個(gè)單一點(diǎn)作為“星點(diǎn)”，從這里分多條支路到各 ADC 的 REF 引腳，避免“串聯(lián)供電”導(dǎo)致芯片間互相拉扯。
就近去耦： 在 ADC 參考引腳附近放置10 µF + 0.1 µF 并聯(lián)電容，緊貼引腳焊盤(pán)并就近接模擬地，減小內(nèi)部采樣電容充放電造成的波動(dòng)。
參考區(qū)域布局隔離： 參考源芯片及其走線遠(yuǎn)離時(shí)鐘、高速數(shù)字線和 DC/DC 開(kāi)關(guān)節(jié)點(diǎn)，可用地銅/屏蔽環(huán)繞。參考回路只走 模擬地，再在單點(diǎn)與數(shù)字地相連，減少地噪聲注入?yún)⒖肌?/span>
關(guān)鍵要點(diǎn)三：PCB 布局（模擬 / 數(shù)字分區(qū)與敏感走線）
目標(biāo)： 在平面上把“干凈”和“嘈雜”分開(kāi)，盡量減少耦合機(jī)會(huì)。
設(shè)計(jì)要點(diǎn)：
區(qū)域分區(qū)： 將 ADC、前端放大器、參考源等敏感模擬器件布在“模擬區(qū)”；MCU、通信接口、邏輯電路布在“數(shù)字區(qū)”，兩者之間用地平面隔離。
模擬 / 數(shù)字布線分離： 避免模擬信號(hào)線與數(shù)字信號(hào)線平行長(zhǎng)距離共走，減少電容/磁場(chǎng)耦合。
差分走線對(duì)稱： 對(duì)差分模擬輸入、差分參考、差分時(shí)鐘等，保持等長(zhǎng)、等阻、緊耦合走線，提升抗共模噪聲能力。
敏感走線屏蔽： 對(duì)于 ADC 輸入、參考線等，可：
放到內(nèi)層信號(hào)層，上下用地平面包圍；
或用地銅護(hù)環(huán)（guard ring）圍繞。 注意避免穿越不同地平面邊界，以免回流路徑不連續(xù)。
關(guān)鍵要點(diǎn)四：接地設(shè)計(jì)（AGND/DGND 與回流路徑）
目標(biāo)： 讓所有噪聲電流“按計(jì)劃”回流，不要從敏感區(qū)域繞圈。
設(shè)計(jì)要點(diǎn)：
推薦：一整塊接地平面 + 單點(diǎn)連接理念
在 PCB 中優(yōu)先使用完整地平面層；
若 ADC 有 AGND/DGND 引腳，可在芯片周圍或星點(diǎn)處將其短接；
數(shù)字電流盡量在數(shù)字區(qū)域內(nèi)閉合回流，避免繞路經(jīng)過(guò)模擬區(qū)。
必要時(shí)的地平面分割： 在高速大電流系統(tǒng)中，可以把模擬地和數(shù)字地分平面，但必須用星點(diǎn)在某一處短連，防止兩地懸空導(dǎo)致電位差和 EMI 問(wèn)題。
避免地環(huán)路和細(xì)長(zhǎng)地線： 每個(gè)模塊的回流路徑要短、直、低阻抗； 大電流回流盡量遠(yuǎn)離 ADC 及其輸入地； 重要信號(hào)的地越“就地”回流越好，避免地彈跳影響 ADC 量化。
關(guān)鍵要點(diǎn)五：前端模擬信號(hào)調(diào)理（差分、偏置與保護(hù)）
目標(biāo)： 把傳感器信號(hào)變成 ADC 最愛(ài)吃的那種“干凈差分信號(hào)”。
設(shè)計(jì)要點(diǎn)：
優(yōu)先差分輸入架構(gòu)： 用儀表放大器 / 差分放大器，將傳感器輸出轉(zhuǎn)為差分信號(hào)輸入 ADC，有利于抑制共模噪聲。
電平與共模匹配： 確保前端放大器輸出的信號(hào)幅度和共模電平在 ADC 允許的輸入范圍內(nèi)，必要時(shí)增加偏置網(wǎng)絡(luò)把信號(hào)“抬”到中點(diǎn)。
輸入保護(hù)： 在 ADC 輸入前串聯(lián)小電阻（幾十～幾百歐），并配合限幅二極管/TVS 鉗位到電源/地，防止過(guò)壓、ESD、瞬態(tài)沖擊損傷 ADC。
簡(jiǎn)單 RC 抗混疊濾波： 在差分輸入兩端加入匹配的 RC 低通，截止頻率略高于信號(hào)帶寬，用來(lái)濾除高頻噪聲/射頻干擾。
對(duì)稱匹配： 與 AN+ / AN− 相關(guān)的所有電阻、電容應(yīng)嚴(yán)格匹配且對(duì)稱布局，保證差分輸入阻抗平衡，避免共模轉(zhuǎn)差模誤差。
關(guān)鍵要點(diǎn)六：噪聲抑制（濾波、電磁屏蔽、走線避噪）
目標(biāo)： 把能攔的噪聲盡量攔在“圈外”。
設(shè)計(jì)要點(diǎn)：
濾波層面：
輸入端：差模 + 共模 RC 低通，抑制 RF、工頻等干擾；
電源端：π 型濾波、磁珠 + 電容組合，阻斷高頻噪聲由數(shù)字/開(kāi)關(guān)電源串入。
EMI 屏蔽：
對(duì)非常敏感的前端區(qū)域，可加金屬屏蔽罩并良好接地，將 ADC + 前端“罩起來(lái)”，實(shí)測(cè)往往能顯著提升 SNR。
走線避噪：
時(shí)鐘線、數(shù)字總線、開(kāi)關(guān)節(jié)點(diǎn)遠(yuǎn)離模擬輸入和參考；
必要時(shí)在兩者之間鋪地銅作為屏蔽；
盡量減少高速回路面積，降低輻射與接受能力。
去耦就近：
所有關(guān)鍵電源去耦電容必須貼近引腳，回流環(huán)路小到“肉眼幾乎看不到”。
關(guān)鍵要點(diǎn)七：電源完整性（去耦、電源層劃分）
目標(biāo)： 保證 ADC 在頻域上看見(jiàn)的是“平平的一條直流線”。
設(shè)計(jì)要點(diǎn)：
多級(jí)去耦：
每個(gè)電源引腳：0.1 µF 陶瓷 + 1–10 µF 陶瓷/鉭電容并聯(lián)；
模擬電源與參考電源應(yīng)各自就地去耦。
靠近引腳、回路最短：
去耦電容越貼引腳越好，電源腳 → 電容 → 地平面形成最短環(huán)路；
盡量避免在這條環(huán)路中加過(guò)孔和長(zhǎng)線。
電源平面劃分：
模擬電源層只服務(wù)模擬電路，數(shù)字電源層只服務(wù)數(shù)字電路；
在合適位置通過(guò)磁珠 / 單點(diǎn)連接，做到“既相連又有阻隔”。
利用平面電容：
相鄰的電源層和地層天然構(gòu)成平面電容，有利于高頻去耦；
對(duì)高速/高精度系統(tǒng)，四層及以上板疊構(gòu)更有優(yōu)勢(shì)。
關(guān)鍵要點(diǎn)八：時(shí)鐘布線與抖動(dòng)控制
目標(biāo)： 給 Δ-Σ 調(diào)制器一顆低抖動(dòng)、低噪聲的“心臟”。
設(shè)計(jì)要點(diǎn)：
低抖動(dòng)時(shí)鐘源： 優(yōu)先使用晶振 + 緩沖、專用時(shí)鐘芯片，避免抖動(dòng)較大的 RC 振蕩或 MCU 內(nèi)部時(shí)鐘來(lái)直接驅(qū)動(dòng)高精度 ADC。
時(shí)鐘電源要干凈： 可單獨(dú)用一顆小 LDO 給時(shí)鐘電路供電，并就近去耦，避免電源噪聲調(diào)制時(shí)鐘。
時(shí)鐘走線：
盡量短直，避開(kāi)敏感模擬區(qū)域；
不要跨越地平面割裂處，保證回流路徑連續(xù)；
高速時(shí)鐘線可采用包地走線。
差分時(shí)鐘（可選）： 對(duì)高頻系統(tǒng)可用 LVDS 差分時(shí)鐘，配合等長(zhǎng)差分布線，降低電磁輻射和耦合噪聲。
關(guān)鍵要點(diǎn)九：共模干擾抑制（共模扼流圈與輸入平衡）
目標(biāo)： 醫(yī)療環(huán)境中的 50/60 Hz、電磁輻射等，多數(shù)以“共�！钡姆绞竭M(jìn)來(lái)，要想辦法在前端把它“擋回去”。
設(shè)計(jì)要點(diǎn)：
共模扼流圈 / 共模電感： 對(duì)成對(duì)信號(hào)線（如導(dǎo)聯(lián)線）可串接共模扼流圈，對(duì)共模電流呈現(xiàn)高阻抗，從而濾除高頻共模噪聲，不影響差分信號(hào)。
輸入網(wǎng)絡(luò)平衡： 差分通道的阻抗要對(duì)稱匹配：
兩端的電阻、電容完全一致；
布局鏡像，走線等長(zhǎng)； 防止共模因失配被轉(zhuǎn)換為差模（CM→DM）。
利用高 CMRR 前端： 配合高品質(zhì)儀表放大器 / AFE 的高 CMRR 來(lái)抑制低頻共模（如工頻）。
主動(dòng)共模抑制（如 RLD）： 通過(guò)驅(qū)動(dòng)右腿電路或偏置電極，將反相信號(hào)反饋到人體，使共模噪聲在前端被“抵消”掉。
關(guān)鍵要點(diǎn)十：醫(yī)療應(yīng)用的特殊要求（高 CMRR、低偏置電流、安全）
目標(biāo)： 在滿足醫(yī)療安全規(guī)范的前提下，穩(wěn)定測(cè)量人體微弱信號(hào)。
設(shè)計(jì)要點(diǎn)：
高 CMRR： 醫(yī)療標(biāo)準(zhǔn)通常要求系統(tǒng)級(jí) CMRR 在 100 dB 以上，以抵御大幅工頻干擾。 實(shí)現(xiàn)手段包括：
高性能儀表放大器 / AFE；
高度對(duì)稱的差分網(wǎng)絡(luò)；
RLD / 偏置驅(qū)動(dòng)進(jìn)一步提升共模抑制。
極低輸入偏置電流： 前端放大器、ADC 輸入偏置電流需在 pA 甚至 fA 級(jí)，以：
避免向人體注入可感知電流；
避免極化電極、引起慢漂移。 配合高阻值電阻的偏置網(wǎng)絡(luò)，給輸入提供“泄放通道”而不過(guò)分加載。
安全與隔離： 符合 IEC 60601 等醫(yī)療標(biāo)準(zhǔn)：
防除顫、隔離柵、防觸電設(shè)計(jì)；
使用醫(yī)療等級(jí)隔離放大器、隔離 ADC 或數(shù)字隔離器；
前端保護(hù)器件（氣體放電管、PTC、TVS 等）合理配置。
長(zhǎng)期穩(wěn)定與可校準(zhǔn)性： 醫(yī)療設(shè)備需長(zhǎng)期穩(wěn)定運(yùn)行并定期校準(zhǔn)，因此在設(shè)計(jì)中要預(yù)留：
自校準(zhǔn) / 零點(diǎn)校準(zhǔn)機(jī)制；
與校準(zhǔn)儀（校標(biāo)源）連接接口；
溫度漂移、老化漂移的補(bǔ)償手段。
結(jié)語(yǔ)
24 位 Δ-Σ ADC 在醫(yī)療應(yīng)用中要“真 24 位地活著”，離不開(kāi)一整套從電源、參考、前端、布局到安全隔離的系統(tǒng)級(jí)設(shè)計(jì)。上面這 十個(gè)關(guān)鍵要點(diǎn)，既可以作為你畫(huà)原理圖、布板時(shí)的“檢查清單”，也可以作為項(xiàng)目設(shè)計(jì)評(píng)審、版圖走查時(shí)的對(duì)照表。
