国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

電子工程網(wǎng)

標(biāo)題: D觸發(fā)器和鎖存器的VHDL設(shè)計 [打印本頁]

作者: ouweiming 時間: 2010-11-20 11:10
標(biāo)題: D觸發(fā)器和鎖存器的VHDL設(shè)計
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;

ENTITY DFF1 IS

PORT (
CLK :
IN STD_LOGIC ;

D :
IN STD_LOGIC ;

Q :
OUT STD_LOGIC );
END ;

ARCHITECTURE bhv1 OF DFF1 IS    --D觸發(fā)器

SIGNAL Q1 : STD_LOGIC ; --類似于在芯片內(nèi)部定義一個數(shù)據(jù)的暫存節(jié)點

BEGIN

PROCESS (CLK)

BEGIN

IF
CLK = '1'
THEN

Q1 <= D ;

END IF;

END PROCESS ;

Q <= Q1 ;
--將內(nèi)部的暫存數(shù)據(jù)向端口輸出（雙橫線--是注釋符號）
END bhv1;

ARCHITECTURE bhv2 OF DFF1 IS    --D鎖存器

SIGNAL Q1 : STD_LOGIC ; --類似于在芯片內(nèi)部定義一個數(shù)據(jù)的暫存節(jié)點

BEGIN

PROCESS (CLK,Q1)

BEGIN

IF
CLK = '1'
THEN

      Q1 <= D ;

END IF;

END PROCESS ;

Q <= Q1 ;
--將內(nèi)部的暫存數(shù)據(jù)向端口輸出（雙橫線--是注釋符號）
END bhv2;

作者: zhupogood 時間: 2010-12-25 14:31
書上都有的，刷分的呀

歡迎光臨電子工程網(wǎng) (http://m.4huy16.com/)