国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

電子工程網

標題: DDR2排版規則 [打印本頁]

作者: parkerjang 時間: 2012-4-14 10:48
標題: DDR2排版規則
1. 8bit DQ和相應的DQS，DM為一組。同組信號應該有相同的過孔數及長度。2. 蛇形走線的平行部分間距，應該達到線面（信號線同參考面）距離的3—4倍，平行長度盡量短。3. 差分線傳輸速度比單端線快，所以可適當走長些。4. 信號組間的間距要大于組內信號之間的間距，DQS和DQ之間，及各信號與CLK之間的間距要適當增加。5. 參考平面要完整連續。6. DQS要加下拉電阻，DQS#要加上拉電阻。阻值在400---500歐姆，盡量靠控制端放置。7. 建議所有信號線上串電阻，以減小反射。8. DQS和DQS# 要放在本組內信號的中間。

作者: WHG168 時間: 2012-4-17 15:38
支持。。。。。。

作者: panminghui 時間: 2013-5-5 08:53
受教育了！！！！！！！！！！！！！！！！！！！！！！

謝謝.jpg (8.65 KB)

作者: pcbkey 時間: 2015-2-4 12:00
支持一下

歡迎光臨電子工程網 (http://m.4huy16.com/)