為何除法器IP內核仿真總是高阻狀態

查看數: 5405 | 評論數: 1 | 收藏 0

關燈 | 提示：支持鍵盤翻頁<-左右->

發布時間: 2011-5-16 21:01

我剛開始玩FPGA，發現不能直接使用除法，需要使用除法內核（暫時沒考慮自己別寫除法程序）。我嘗試了IP內核中的Math Functions--dividers，里面有2個IP核，我都試過了，仿真的時候輸出總是高阻狀態。我使用的是 ...

回復

txmilan 發表于 2011-5-16 21:18:07

對了，是試過其他一些IP核的仿真，都沒有問題

快速回復 返回頂部 返回列表