東芝面向超低功率微控制器(MCU)開發采用新工作原理的隧穿場效應晶體管(TFET)。該工作原理已經被應用到使用CMOS平臺兼容工藝的兩種不同的TFET開發中。通過將每種TFET應用到一些電路塊中，可實現大幅降低MCU的功耗。
9月9日和10日，東芝在日本筑波舉辦的2014年固態元件與材料(SSDM)國際會議上的三場展覽中展示了其TFET。其中的兩次展覽是建立在與日本產業技術綜合研究所(AIST)合作研究團隊綠色納米電子中心(GNC)的聯合研究的基礎上。 無線設備和移動設備的需求快速增長，正拉動著大規模集成電路(LSI)超低功耗的需求增長。在這種形勢下，我們急切需要創新設備，以降低工作電壓，減少待機泄漏電流。使用量子隧穿效應新工作原理的隧道場效應晶體管已經吸引了大量關注，能夠取代傳統的金屬氧化物半導體場效應晶體管(MOSFET)實現LSI的超低功耗運行。 由于III-V化合物半導體等新材料具有實現高性能的潛力，因此近來就是否可引入這些新材料應用于TFET進行了廣泛調查。然而，由于特殊工藝利用導致的困難，將這些材料應用到目前的CMOS平臺較為困難。 東芝已通過為采用通用CMOS工藝的一些主要電路塊優化TFET特性，解決了這一問題。該方法使TFET輕松安裝入現有生產線中成為可能。東芝開發了兩種型號的硅基TFET，一種面向具有超低泄漏電流和優化導通電流的邏輯電路，另一種面向具有極低晶體管特性偏差的SRAM電路。兩種型號均使用垂直型隧穿操作，以增強隧穿屬性。此外，邏輯TFET使用精確控制的外延材料生長工藝確保使用碳和摻磷硅(phosphorus doped Si)的隧道結形成過程。這里提及的硅/硅鍺(SiGe)結也已被全面評估，以確保優化配置。因此，該設備的導通電流相比于硅TFET高兩個數量級，而且N型和P型TFET的超低關態電流相同。對于SRAM型號的TFET開發，東芝已提出新穎的TFET運行架構，無需形成結構化隧道結。它可消除工藝變異性，并顯著抑制晶體管的特性偏差。 東芝將展示這些TFET與傳統的MOSFET在MCU中的集成，以使總功耗降低十分之一或更多，到2017年將目標瞄準商用產品及使用。 |
