|
Xilinx FPGA入門連載26：數(shù)碼管驅(qū)動(dòng)實(shí)例 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
先來(lái)了解一下數(shù)碼管的工作原理。如圖所示，這是一個(gè)典型的帶小數(shù)點(diǎn)的一位數(shù)碼管。如果忽略小數(shù)點(diǎn)，我們通常稱它為7段數(shù)碼管（即便有小數(shù)點(diǎn)，我們也習(xí)慣的稱呼為7段數(shù)碼管），所謂7段，是指著7個(gè)發(fā)光二極管而言的。任意一個(gè)0-9的阿拉伯?dāng)?shù)字的顯示，只要通過(guò)這7個(gè)發(fā)光二極管進(jìn)行亮或滅的組合都可以實(shí)現(xiàn)。例如，我們要顯示數(shù)字0，那么只要讓發(fā)光二極管a、b、c、d、e、f點(diǎn)亮（g和dot熄滅）就可以了。
接下來(lái)，大家可能就要關(guān)心著這7個(gè)發(fā)光二極管是如何控制的，我們又是如何通過(guò)FPGA的I/O口去點(diǎn)亮或熄滅任意一個(gè)發(fā)光二極管？很簡(jiǎn)單，原理上來(lái)講，一個(gè)帶小數(shù)點(diǎn)的數(shù)碼管的所有8個(gè)發(fā)光二極管的正極或負(fù)極有一個(gè)公共端，通常必須接GND（共陰極數(shù)碼管）或者接VCC（共陽(yáng)極數(shù)碼管），而另一個(gè)非公共端的8個(gè)引腳就留給用戶的I/O直接控制了。例如，如果我們使用的是共陰極的數(shù)碼管，那么我們?cè)谑褂迷摂?shù)碼管時(shí)就要將其公共端接地（或者接低電平0），我們的應(yīng)用中，把這個(gè)公共端連接到了FPGA的I/O腳上，這便是數(shù)碼管的片選信號(hào)。如果FPGA的這個(gè)I/O腳輸出低電平0，那么這個(gè)數(shù)碼管就能夠顯示數(shù)字；如果這個(gè)I/O輸出高電平1，那么無(wú)論數(shù)碼管的8個(gè)段選端輸出0還是1，都無(wú)法將8個(gè)發(fā)光二極管的任意一個(gè)點(diǎn)亮，這也達(dá)到了關(guān)閉數(shù)碼管顯示的效果。這樣一來(lái)，這個(gè)數(shù)碼管的公共端被我們當(dāng)做了數(shù)碼管片選引腳使用了，雖然不是名副其實(shí)的“片選”，但還真達(dá)到了異曲同工之妙。 我們的例程要實(shí)現(xiàn)的功能比較簡(jiǎn)單基礎(chǔ)：讓4個(gè)數(shù)碼管每隔1s不斷的遞增計(jì)數(shù)顯示，計(jì)數(shù)范圍為0-F。為了便于代碼編寫控制7個(gè)用于段選（不包括小數(shù)點(diǎn)）的發(fā)光二極管顯示不同的字符，這里只做了一個(gè)簡(jiǎn)單的對(duì)應(yīng)表，把不同字符顯示時(shí)的7個(gè)I/O值進(jìn)行編碼，如表所示。
本實(shí)例的功能框圖如圖所示。PLL產(chǎn)生的25MHz時(shí)鐘，分別供給兩個(gè)子模塊，秒計(jì)數(shù)器（counter.v）模塊產(chǎn)生一個(gè)每秒遞增的16位數(shù)據(jù)，這16位數(shù)據(jù)以16進(jìn)制形式通過(guò)數(shù)碼管顯示驅(qū)動(dòng)模塊（seg7.v）顯示到數(shù)碼管上。數(shù)碼管顯示驅(qū)動(dòng)模塊以分時(shí)復(fù)用的片選方式，將數(shù)據(jù)送到數(shù)碼管的各個(gè)段選位上。
該實(shí)例工程的模塊間層級(jí)關(guān)系如圖所示。
將工程編譯產(chǎn)生的sp6.bit文件下載到FPGA中。我們可以看到數(shù)碼管從最低位開(kāi)始依次從0到F（16進(jìn)制形式）不斷的遞增。 |
