|
Xilinx FPGA入門連載27：基于Chipscope的超聲波測(cè)距調(diào)試之功能簡(jiǎn)介 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
超聲波模塊的驅(qū)動(dòng)控制原理很簡(jiǎn)單。如圖所示，我們用FPGA產(chǎn)生一個(gè)大于10us的觸發(fā)信號(hào)（TRIG）給超聲波模塊，超聲波模塊內(nèi)部會(huì)產(chǎn)生一些脈沖信號(hào)，經(jīng)過內(nèi)部的濾波處理，最終他反應(yīng)到與FPGA連接的輸出回響信號(hào)（ECHO）上則是一個(gè)高脈沖信號(hào)。這個(gè)高脈沖信號(hào)的寬度通過一個(gè)公式換算后就能夠獲得當(dāng)前障礙物和模塊間的距離。
該超聲波模塊的有效測(cè)試距離為2cm~400cm，測(cè)距精度可以達(dá)到2mm。 假設(shè)超聲波模塊與障礙物間的距離為S（單位：m），ECHO輸出的高脈沖寬度為T（單位：s），聲速在25°C條件下定義為346（單位：m/s）。那么ECHO脈沖寬度與測(cè)試距離的關(guān)系如下。 S = (T*346)/2 通過這個(gè)公式，我們就可以使用回采的ECHO脈沖信號(hào)持續(xù)時(shí)間，換算出障礙物與超聲波測(cè)距模塊之間的距離。 本實(shí)例的功能框圖如下所示。25MHz時(shí)鐘來自PLL，它作為內(nèi)部產(chǎn)生10us分頻計(jì)數(shù)邏輯的基頻時(shí)鐘。10us脈沖直接輸出到超聲波測(cè)距模塊的TRIG端口；用10us的時(shí)鐘頻率取采集超聲波測(cè)距模塊的回響信號(hào)ECHO，它通過Chipscope內(nèi)嵌邏輯分析儀來觀察脈沖變化。Chipscope內(nèi)嵌邏輯分析儀則是通過JTAG線纜連接到PC的ISE軟件中查看信號(hào)波形。
和其他實(shí)例不同，本實(shí)例的超聲波測(cè)距模塊需要和我們的板子進(jìn)行裝配連接。如圖所示，在SF-SP6開發(fā)板的右上角插座P7用于連接超聲波模塊。
|
