|
Xilinx FPGA入門連載40：SRAM讀寫測試之設計概述 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
如圖所示，本實例每秒鐘定時進行一個SRAM地址的讀和寫操作。讀寫數據比對后，通過D2 LED狀態進行指示。與此同時，也可以通過chipscope pro在ISE中查看當前操作的SRAM讀寫時序。
該實例的工程模塊劃分層次如圖所示。
● Sp6.v是頂層模塊，主要完成各個子模塊例化、相互接口的互聯。 ● Pll_controller.v模塊是IP核，例化PLL功能完成時鐘的倍頻、分頻管理。 ● Test_timing.v模塊產生SRAM的遍歷讀寫請求，比對寫入和讀出的SRAM值是否一致，結果賦值給LED指示燈。 ● Chipscope_debug.cdc模塊引出設計模塊內部信號，在chipscope下可以在線觀察SRAM的讀寫時序。 |
