|
Xilinx FPGA入門連載81：LCD字符顯示驅動之之ROM配置 特權同學，版權所有 配套例程和更多資料下載鏈接：
Xilinx FPGA的片內ROM支持初始化數據配置。如圖所示，我們可以創建一個名為rom_init.coe的文件，注意后綴一定是“.coe”，前面的名稱當然你可以隨意起。
ROM初始化文件的內容格式如下所示。是這個64*32bit大小ROM的初始化數據。 MEMORY_INITIALIZATION_RADIX=16;//表示ROM內容的數據格式是16進制 MEMORY_INITIALIZATION_VECTOR= 00000000, 0000C000, 0003C000, 0003C000, 0007E000, 0007E000, 0007E000, 0006E000, 000CF000, 000CF000, 000CF000, 000CF000, 00187800, 00187800, 00187800, 00187800, 00303C00, 00303C00, 00303C00, 00303C00, 00701C00, 00601E00, 00601E00, 00601E00, 00E00E00, 00C00F00, 00C00F00, 00FFFF00, 01FFFF00, 01800F80, 01800780, 01800780, 03800780, 030007C0, 030003C0, 030003C0, 070003C0, 060003E0, 060001E0, 060001E0, 0E0001E0, 0E0001F0, 1F0001F8, 7FC00FFE, 7FC00FFE, 00000000, 00000000, 00000000, 00000000, 00000000, 00000000, 00000000, 00000000, 00000000, 00000000; //每個數據后面用逗號或者空格或者換行符隔開，最后一個數據后面加分號 打開ISE工程，如圖所示，在“Design à Implementation à Hierarchy”中的任意位置單擊鼠標右鍵，彈出菜單中選擇“New Source..”。
在“New Source Wizard”中，做如圖所示的設置。 ● “Select Source Type”中選擇新建文件類型為“IP (CORE Generator & Architecture Wizard)”。 ● “File name”即文件名，我們命名為“rom_controller”。 ● “Location”下面輸入這個新建文件所存放的路徑，我們將其定位到工程路徑下的“ipcore_dir”文件夾下。 ● 勾選上“Add to project”。
完成以上設置后，點擊“Next”進入下一步。 在“Select IP”頁面中，如圖所示，我們在“View by Function”下面找到“Memories & Storage Elements à RAMs & ROMs à Block Memory Generator”，單擊選中它，接著點擊“Next”進入下一步。
彈出“Summary”頁面后，點擊“Finish”即可。 彈出的第1個頁面中，如圖所示，“Interface Type”選擇“Native”，然后點擊“Next”到下一個配置頁面。
彈出的第2個頁面中，如圖所示，“Memory Type”選擇“Single Port ROM”，其他配置默認即可，然后點擊“Next”到下一個配置頁面。
彈出的第3個頁面中，如圖所示，ROM位寬“Read Width”輸入“32”bit；ROM深度“Depth”輸入“64”。其他配置默認即可，然后點擊“Next”到下一個配置頁面。
第4個配置頁面中，如圖所示勾選“Memory Initiazation”下的“Load Init File”，然后點擊“Browse”定位到前面創建的rom_init.coe文件所在路徑。
余下2個頁面均使用默認設置即可，點擊“Generate”生成ROM。 |
