|
這些年，英特爾、三星、臺積電在制程上的恩恩怨怨，堪比武俠小說中恩怨情仇。這些大廠的爭斗均是圍繞14納米和16納米，那么問題來了，這個14納米和16納米有什么好爭的？下面芯易網(wǎng)就來簡單做一下介紹。 納米到底有多小 想要了解納米，我們來看看芯易網(wǎng)對它的定義：納米（nm）又稱毫微米，1納米=10-9米（度娘說），到底有多小呢？以我們的指甲厚度為例，一般的指甲厚度為0.1毫米，也就是將指甲橫向切成10份，那么每份也就差不多1納米。 了解納米過后，我們再來看看縮小制程的意義。眾所周知，縮小電晶體的最主要目的，是為了讓往里面塞更多的芯片，防止因芯片的增加而讓電晶體變大。此外，還可以增加CPU的運算速率、降低能耗。簡單的說，這也符合未來輕薄化的趨勢。 納米制程是什么 納米制程是指芯片中的線能縮小到的尺寸，舉個例子，長得跟下圖一樣的傳統(tǒng)電晶體，L代表著我們期望縮小的閘極長度，從Drain 端到 Source 端，電路可以節(jié)省更多的路徑，以達到減少耗電量的目的。 
要想判斷電晶體的電流是否在流通，可以給綠色的方塊（Gate端）供給電壓，正常情況電流會從Drain端流動到Source段（沒電壓供給的話電流是不會動的）。這樣可以表示1和0（電腦也是以0和1做運算的），至于為什么要用1和0表示，可以去查閱布林代數(shù)。 制程縮小也會有物理的限制 當(dāng)然，納米制程并非說縮小就能縮小的，當(dāng)電晶體縮小到20納米的時候，就會出現(xiàn)漏電的量子物理問題。這個時候就要導(dǎo)入FinFET（Tri-Gate）來改善這個問題。導(dǎo)入這項技術(shù)后，電晶體漏電的問題就會減少（并非是完全消除）。 此外，FinFET（Tri-Gate）還可以增加下層和Gate 端接觸的面積。一般來說接觸面有且只有一個平面，但采用該技術(shù)后接觸面將變得立體化，進而輕而易舉地增加接觸的面積。從而在保持一樣的接觸面積的情況下，縮小Source-Drain 端，這對于設(shè)計者和制造者們來說至關(guān)重要。 想要理解縮小制程的難度，可以參考芯易網(wǎng)（https://www.xinyiic.com/）這個小實驗：用100個小珠子在桌子上以10X10的比例排列成正方形，再在上面蓋一張相同尺寸的紙。緊接著用筆刷掉旁邊的小珠子，使其最后形成一個10X5比例的長方形。從這個實驗不難看出，要達成這個目標非常不容易，由此可以了解到，各大廠面臨的困境有多么艱難。 三星和臺積電都在完成14 納米、16 納米 FinFET 的量產(chǎn)，并以此為資本爭奪下一代iPhone的芯片代工業(yè)務(wù)，隨著電子行業(yè)的競爭升級，我們將能看到更多省電又輕薄的手機。 比如目前全球領(lǐng)先芯片制作商都在追的10nm線程，不僅如此，廠商們還把目光投向7納米甚至是5納米，相信不久的將來會有更精湛的產(chǎn)品呈現(xiàn)在我們面前。敬請期待吧！ |
