|
例說FPGA連載45：DDR控制器集成與讀寫測試之板級調試 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1c0nf6Qc 
① 打開“…\prj\vip_ex2”文件夾下的工程。 ② 點擊Quartus II菜單欄的“ToolsàIn-System Memory Content Editor”，在界面的右側，如圖4.25所示，選擇“…\prj\vip_ex2\output_files”文件夾下的vip.sof，執行下載操作，即點擊File右側的小按鈕。
圖4.25 JTAG下載配置界面 ③ 下載完成后可以看到VIP板上的指示燈D1閃爍。此時我們接著選中Index下面的Memory項，然后單擊循環讀取按鈕，如圖4.26所示。
圖4.26 可在線查看的片內RAM ④ 接著我們可以觀察Memory當前的數據變化。如圖4.27所示，矩形框起來的高字節數據，即我們每隔一秒多統一遞增一次的數據，而其后的低字節數據則始終是從0開始遞增和地址一一對應的遞增數據。因此，我們看到的實驗結果是，這個onchip RAM的所有16bit的高字節每隔一秒都會遞增一，而其后的數據則一直保持當前狀態不變。
圖4.27 遞增的DDR2讀出數據 |
