|
例說FPGA連載56：VGA顯示驅動之復用引腳設置 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1c0nf6Qc 
在該實例中，SF-VGA子板連接到VIP核心板的插座P4。在分配好引腳后，若直接進行編譯，則將會出現如圖7.6所示的錯誤。
圖7.6 引腳復位錯誤報告 這是怎么回事？為什么Pin_F16有“multiple pins assigned to”，即多個信號分配給這個引腳？如圖7.7所示，pin assignment中并沒有多個信號分配給Pin_F16這個引腳，只有adv7123_sync_n分配給了它。
圖7.7 引腳分配 再來看看如圖7.8的原理圖，這里的F16引腳，FPGA的功能定義是“IO, DIFFIO_R4n, (nCEO)”。問題就在這個“nCEO”上，這是個配置相關的引腳，默認情況下Quartus II工具認為它作為配置功能使用，如果用戶將它分配到信號上，則編譯時必定報錯。
圖7.8 FPGA原理圖 那么這個錯誤如何規避？很簡單，大家在Quartus II菜單中點擊“Assignments à Device…”，進入Device界面如圖7.9所示。找到“Device and Pin Options…”按鈕，單擊它。
圖7.9 Device選項卡 如圖7.10所示，在“Category”下面選擇“Dual-Purpose Pins”，然后找到右側的“nCEO”一欄，默認的設置是“Use as programming pin”。雙擊它，將它改為“Use as regular I/O”。
圖7.10 Device and Pin Option選項卡 重新編譯工程，不會再有錯誤信息。同樣的，如果使用“Dual-Purpose Pins”遇到類似的問題，可以通過類似的方式解決。 |
