|
1 引言 七號信令網(wǎng)是電信網(wǎng)的三大支撐網(wǎng)之一,是電信網(wǎng)的重要組成部分。目前，我國已經(jīng)建 立了由高級信令轉(zhuǎn)接點（HSTP）、低級信令轉(zhuǎn)接點（LSTP）和大量的信令點（SP）組成的 三級七號信令網(wǎng)，使得七號信令網(wǎng)真正成為電信網(wǎng)的神經(jīng)網(wǎng)和支撐網(wǎng)。因此，七號信令網(wǎng)的 運行質(zhì)量直接影響到電信網(wǎng)及其各種業(yè)務(wù)網(wǎng)的運行穩(wěn)定性和實際效益。為了保證七號信令網(wǎng) 的正常高效運行，七號信令集中監(jiān)測系統(tǒng)作為對七號信令網(wǎng)進行集中監(jiān)測和管理的工具就顯 得格外重要。它根據(jù)采集到的七號MTP 二層鏈路消息和三層網(wǎng)絡(luò)管理消息判別信令鏈路當(dāng) 前狀態(tài)（正常、擁塞、故障）并綜合得出信令網(wǎng)運行狀態(tài)拓樸圖,而本文主要介紹的是使用 FPGA 片上系統(tǒng)設(shè)計一個實現(xiàn)采集信令消息的采集終端。 2 系統(tǒng)結(jié)構(gòu) 七號信令網(wǎng)監(jiān)測管理系統(tǒng)由信令監(jiān)測和維護管理兩大部分組成，兩部分邏輯功能獨立， 但物理上一般采取統(tǒng)一平臺方式。信令監(jiān)測子系統(tǒng)提供七號信令網(wǎng)運行狀態(tài)監(jiān)視和信令數(shù)據(jù) 的采集、測試、分析處理功能。 圖1 系統(tǒng)體系結(jié)構(gòu) 2.1 終端的基本需求 采集終端負責(zé)七號信令數(shù)據(jù)的實時采集，它通過高阻隔離頭將工作的七號鏈路信號采集 后，通過E1 輸入輸出板放大，由七號信令處理板上的PMC4354 接收，送入MPC680 處理 機進行分析處理，然后由采集終端通過100M 以太網(wǎng)接入七號監(jiān)測管理服務(wù)器。 圖2 信令鏈路高阻跨接采集方式 采集終端由 MPC860、E1 接口電路、數(shù)據(jù)采集電路、以太網(wǎng)接口設(shè)備等硬件部分和七號信令MTP 二、三層協(xié)議軟件組成。 圖 3 采集終端功能框圖 采集終端的具體設(shè)計由E1 輸入輸出板、七號信令處理板、電源板等組成， 采集終端采用19 英寸的CPCI 結(jié)構(gòu)，七號信令處理板前插入機框，E1 輸入輸出板后插 入機框，采集終端所需的同軸電纜插座，100M 以太網(wǎng)RJ45 插座，RS232 串口插座，防雷保 護、終端自測電路全部在E1 輸入輸出板。 七號信令處理板分為以下幾個部分：主處理器MPC860（FPGA 內(nèi)嵌），HDLC 控制器，E1 接口模塊PMC4354，系統(tǒng)邏輯交換控制單元FPGA 和電源模塊，四片PMC4354 實現(xiàn)16 個 E1 的接收及發(fā)送，1 個512K 的BOOTFLASK，1 個4M 的程序FLASH，2 片HY57V281620 組成32 位16M 字節(jié)的SDRAM，2 個100M 的以太網(wǎng)接口。 3 FPGA 處理模塊 3.1 FPGA 硬件部分 圖4 FPGA 內(nèi)部設(shè)計邏輯流程圖 3.1.1 總體流程 信令網(wǎng)的七號鏈路通過高阻隔離頭接收后，送入輸入輸出板，經(jīng)增益放大調(diào)整、阻抗轉(zhuǎn) 換后，送入七號信令處理板的PMC4354 接收，由FPGA 內(nèi)部的DSN 模塊完成8M 到2M 的 速率轉(zhuǎn)換，實現(xiàn)16 個E1 到2 個E1 的交叉連接及時隙交換。具體而言，若16 個E1 全部為 接收，則實現(xiàn)4 個8M（512 時隙，輸入）到2 個HDLC（SCC2、SCC3 共64 個時隙的交換， 輸出），具體操作由CPU 的控制來實現(xiàn)，然后送入FPGA 內(nèi)嵌MPC860 的HDLC SCC2、 SCC3 進行信令處理，處理完畢后，由MPC860 的100M 以太網(wǎng)SCC1 送到系統(tǒng)服務(wù)器。 3.1.2 邏輯部分 FPGA 中還需要實現(xiàn)以下的兩個外圍模塊： 復(fù)位模塊：系統(tǒng)硬復(fù)位、各個器件（4 片PM4354、1 片MT9042、1 片LXT971 的軟復(fù)位）； 復(fù)位部分的設(shè)計，可以對所有的芯片完成硬復(fù)位，也可以根據(jù)要求，對某一個器件來完成軟 復(fù)位； 地址譯碼模塊：完成4 片PM4354 地址譯碼以及片選部分的譯碼電路設(shè)計 3.2 FPGA 片上CPU860 軟件設(shè)計 3.2.1 運行過程 采集終端軟件固化在Flash 上，終端上電后，首先運行初始引導(dǎo)程序，完成板級的初始 化工作，然后將操作系統(tǒng)裝入內(nèi)存并執(zhí)行，操作系統(tǒng)最后將應(yīng)用程序裝入內(nèi)存并啟動。應(yīng)用 程序即是上面介紹的四大模塊，首先運行的是硬件初始化和軟件初始化程序，然后進入主控 循環(huán)。循環(huán)主要是兩部分：鏈路掃描完成端口狀態(tài)的監(jiān)測和鏈路數(shù)據(jù)的采集和發(fā)送，通信掃 描完成配置和管理命令的接收、分析和受理。鏈路掃描和通信接口掃描周而復(fù)始地執(zhí)行，直 到系統(tǒng)復(fù)位重啟，又從引導(dǎo)開始運行。 3.2.2 系統(tǒng)邏輯流程 4 結(jié)束語 本文論述了基于大容量 FPGA 片上系統(tǒng)設(shè)計并實現(xiàn)NO.7 信令采集終端的設(shè)計。這樣 得到的具有大功能的芯片只需要少量改動就可以應(yīng)用到不同的場合中，比如在基于其他信令 的監(jiān)測系統(tǒng)中。具有廣闊的應(yīng)用前景。 |
