|
1. TLC1540/1541的特點 1.1 概述 TLC1540/1541是以10位開關電容逐次逼近A/D轉換器為基礎而構造的CMOS A/D轉換器。它們設計成能通過三態輸出和模擬輸入與微處理器或外圍設備串行接口，也可以獨立工作。TLC1540/1541僅用輸入/輸出時鐘（I/O CLOCK）和芯片選擇（）輸入作數據控制，其最高I/O CLOCK輸入頻率為1.1MHz，應用與TLC540/541類似。不同的是TLC1540/1541提供了片內系統時鐘，通常工作在2.1MHz而不需要外部時鐘。片內系統時鐘使內部器件的操作獨立于串行輸入/輸出時序并允許TLC1540/1541象許多軟件和硬件所要求的那樣工作。I/O CLOCK和內部系統時鐘一起可以實現高速數據傳送以及每秒32258次轉換的轉換速度。 TLC1540/1541具有通用控制邏輯及自動工作或在MCU 控制下工作的片內采樣-保持電路，還有差分高阻抗基準電壓輸入端，易于實現比例轉換（ratiometric conversion）的高速轉換器、定標（scaling）以及與邏輯和電源噪聲隔離的電路。整個開關電容逐次逼近轉換器電路的設計允許在小于21μs的時間內以最大誤差分別為+0.5最低有效位（TLC1540）和+1最低有效位（TLC1541）的精度實現轉換。 TLC1540C/1541C的工作溫度范圍是0℃-70℃，封裝都有SO、PCC和PDIP三種形式。 1.2 特點 TLC1540/1541具有以下特點： 10位分辨率A/D轉換器 微處理器外設或獨立工作 差分基準輸入電壓 轉換時間 21μs Max 12個通道的模擬開關 片內軟件可控采樣-保持 總不可調整誤差（Total Unadjusted Error）： TLC1540：+0.5LSB Max TLC1541：+1LSB Max 2.1MHz典型內部系統時鐘 寬電源電壓范圍 3V-6V 低功耗 6mW Max 能理想地用于包括電池供電的便攜式儀表的低成本、高性能應用 引腳和控制信號與TLC540、TLC545 8位A/D轉換器以及TLC548/549 8位A/D轉換器兼容 CMOS工藝 1.3 功能方框圖和引腳排列 TLC1540/1541的功能方框圖如圖1所示，主要由采樣-保持電路、多路模擬開關、片內時鐘電路、開關電容A/D轉換電路、數據輸出寄存器、控制邏輯及數據選擇和驅動器等部分組成。小型和PDIP封裝的TLC1540/1541的引腳排列如圖2所示。 圖2 TLC1540/1541引腳排列圖 2 特性與工作原理 2.1 TLC1540/1541在工作范圍內的極限參數 電源電壓VCC 6.5V 任何輸入端輸入電壓范圍 -0.3V"VCC+0.3V 輸出電壓范圍 -0.3V"VCC+0.3V 峰值輸入電流范圍 +10mA 峰值總輸入電流范圍 +30mA 工作溫度范圍（自然通風） TLC1540C/1541C 0℃"70℃ 儲存溫度范圍 -65℃"150℃ 引線溫度(離外殼1.6mm）260℃ 10秒 2.2 工作原理 TLC1540/1541是在單個芯片內的完善的數據采集系統。每一個器件包含內部系統時鐘、采樣和保持、10位A/D轉換器、片上寄存器以及控制邏輯電路。為了提高靈活性和訪問速度，器件有兩個控制輸入：I/O CLOCK和芯片選擇。這些控制輸入和與TTL兼容的3態輸出易于與微處理器或者微型計算機的串行通信。器件可在21μS或更短的時間內完成轉換。TLC1540/1541每31μS重復一次完整的輸入-轉換-輸出周期。系統內部時鐘和I/O CLOCK獨立使用且不需要任何特定的速度或二者之間的相位關系。這種獨立性簡化了器件的硬件和軟件控制任務。由于這種獨立性和系統時鐘的內部產生，控制硬件和軟件只需關心利用I/O時鐘讀出先前轉換器結果和啟動轉換。系統內部時鐘以這種方式驅動轉換電路以便控制硬件和軟件不需要涉及這項任務。其工作時序如圖3所示。 當為高電平時，DATA OUT處于高阻狀態且I/O時鐘（I/O CLOCK）被禁止。當使用另外的TLC1540/1541器件時，這種片選控制功能允許I/O CLOCK與其計數部件端共用同樣的控制點。當使用多個TLC1540/1541器件時，這也用于使所需的控制邏輯端為最少。控制時序已設計成使啟動轉換與取得轉換結果所需的時間和工作最少。正常的控制時序為： （1）被拉至低電平。為了使端噪聲所產生的誤差為最小，在識別低跳變之前，內部電路在 ↓之后等待系統內部時鐘兩個上升沿與其后的下降沿。當器件用于噪聲環境中時，這種技術可用來保護器件使其 免受噪聲的影響。當變為低電平時，前次轉換結果的最高有效位（MSB）開始出現在DATA OUT端。 圖3 TLC1540/1541的工作時序圖 （2） 前4個I/O CLOCK周期的上升沿輸入正邏輯的通道地址，高位地址在前。在這4個脈沖的下降沿分別輸出前一次轉換結果的第二、第三、第四和第五個最高有效位。在第四個高電平至低電平的跳變之后，片內采樣和保持電路開始對尋址的模擬通道進行模擬輸入采樣。采樣操作主要是將內部電容器充電到模擬輸入電壓的電平。 （3） 其后把5個I/O CLOCK周期加到I/O CLOCK端，在這些時鐘周期的下降沿，第6、第7、第8、第9、第10個轉換位被移出。 （4） 最后一個（第10個）時鐘周期被加到I/O CLOCK。此時鐘周期高電平至低電平的跳變使片內采樣和保持電路開始保持功能。在下面44個系統時鐘周期內完成轉換。在第10個I/O CLOCK周期之后，必須變為高電平，否則I/O CLOCK必須保持低電平達至少44個系統時鐘周期以供保持和轉換功能的完成。 在多個轉換周期內片選信號可保持低電平。在多個轉換周期內使片選信號保持低電平時必須特別注意防止I/O CLOCK線上的噪聲閃變。如果發生了閃變，那么在微處理器/控制器和器件之間的I/O時序將失去同步。此外，如果片選信號變為高電平，那么它必須保持高電平直到轉換結束為止。否則，片選信號的有效高電平至低電平跳邊將引起復位而使正在進行的轉換失敗。 在44個系統時鐘周期發生之前，通過完成步驟1到4可以啟動新的轉換，同時正在進行的轉換中止。此操作產生先前的轉換結果而不是正在進行的轉換結果。 對于某些應用，諸如選通（strobing）應用，需要在特定的時間點啟動轉換。此器件能適應這些應用。雖然片內采樣和保持在第4個有效I/O時鐘周期的負沿開始采樣，但是直到第10個有效的I/O時鐘周期的負邊沿之前，保持功能并不開始。TLC1540/1541繼續采樣模擬輸入，直到I/O時鐘的第8個下降沿為止。然后控制電路或軟件立即拉低I/O CLOCK并啟動保持功能以及在所需的時間點保持模擬信號并開始轉換。 3 TLC1540/1541與MCU的接口設計 由于TLC1540/1541采用串行方式來傳送數據，在和單片機連接時只需占用4根口線。其中I∕O CLOCK、ADDRESS IN和DATA OUT可以和另外的TLC1540∕1541或外部單元共用。具體的接口方法如圖4所示，圖中P10接片選端，P11接時鐘端，P12接數據輸出端，P13接地址輸入端。轉換的結果可通過P11模擬時鐘信號讀到MCU中。 程序如下： MOV R0，＃40H;結果緩沖區首址 MOV R1，＃0；選通道 CLR P11 CLR P10 CLR A LOOP:LCALL READ；讀前次結果高8位 DJNZ R7，LOOP MOV R0，A INC R0 MOV R7，＃2 CLR A LOP1:LCALL READ；讀前次結果低2位 DJNZ R7，LOP1 MOV R0，A SETB P10 INC R0 LCALL DELAY;延時50 μs子程序 CLR P10 MOV R7，＃8 CLR A LOP2: LCALL READ；讀本次結果 DJNZ R7，LOP2 MOV R0，A MOV R7，＃2 CLR A LOP3:LCALL READ DJNZ R7，LOP3 MOV R0，A SETB P10 ┉ ┉ READ:PUSH A MOV A，R1 RLC A MOV R1，A POP A MOV P13，C SETB P11 CLR P11 MOV C，P12 RLC A SETB P11 RET DELAY： ┉ ┉ ； 延時子程序略 |
