|
作者：邵樂峰 2010年是集成電路行業(yè)的景氣年份，也是中國IC設(shè)計公司從65nm向45/40nm過渡的年份。不少公司開始設(shè)計上千萬門、65nm或以下工藝的高檔SOC芯片，購買專業(yè)IP公司的成熟IP用于自己項目也逐漸被接受，IP在中國市場需求越來越大。那么，IP在新一代IC設(shè)計創(chuàng)新當中到底扮演者怎樣的角色？本刊就此話題對相關(guān)廠商進行了采訪。 技術(shù)挑戰(zhàn)日益凸顯 “在 45/40nm工藝節(jié)點下，動態(tài)和靜態(tài)漏電流迅速攀升，很多之前的IP也不能再使用，IC設(shè)計企業(yè)面臨來自設(shè)計方法學與可制造性兩個方面的挑戰(zhàn)。”華虹 NEC市場副總裁高峰解釋說，“因此，一個綜合工藝技術(shù)、器件模型、制造技術(shù)與設(shè)計思想與設(shè)計工具全面升級的設(shè)計方法學是需要IC設(shè)計業(yè)連同 Foundry、IP/EDA廠商共同解決的。” 上述觀點得到了Cadence公司系統(tǒng)及SoC實現(xiàn)產(chǎn)品管理部主管Michal Siwinski的認同。他表示，隨著工藝尺寸的縮小，模擬所有可能的工藝(光刻、CMP和隨機的工藝變異)、溫度和電壓組合(PVT)變化是很困難的，這就需要誕生新的分析工具。而另一個難題則來自于混合信號的集成。“將模擬IP與所生成的混合信號IC驗證集成非常困難，很可能成為65nm以下工藝的主要瓶頸。”Michal Siwinski說。 創(chuàng)意電子(Global Unichip)市場處處長黃克勤則表示，先進工藝帶來的挑戰(zhàn)不止局限于技術(shù)方面，經(jīng)濟規(guī)模、風險管控、即時上市等方面的考慮也同樣重要。而如果單就技術(shù)層面來看，如何及時獲得可使用的IP以及確保芯片設(shè)計一次性成功，將是設(shè)計公司面臨的最主要挑戰(zhàn)。“舉例來說，DTV controller的芯片已經(jīng)嵌入許多介面控制IP，例如USB、Ethernet、HDMI、SATA、PCI express、LVDS、Video/Audio In/Out、Antenna/RF controller和DDR memory access等，要使所有上面所有的IP都運作無誤，會是個很頭痛的問題。” 
IP設(shè)計思路與流程的改變 由于電荷泄露和DFM(可制造性設(shè)計)成為關(guān)鍵，更多的客戶傾向于采用經(jīng)過驗證的IP模塊。高峰認為，代工廠需要提供DFM設(shè)計的平臺和大量模型，芯片設(shè)計與制造工藝的結(jié)合越來越緊密，也促使客戶更愿意購買成熟的IP來降低設(shè)計風險，這包括模擬、RF、存儲和數(shù)字IP以及驗證IP。 “隨著公司進行更多的IP整合，很明顯在IP上每花1元人民幣將在整合上花費5元人民幣，其中驗證為最大的成本因素之一。對于更先進的節(jié)點，IP整合將比原始的IP創(chuàng)建更加重要，公司必須將重心放到真正差異化的領(lǐng)域并從其它來源獲取非差異化的設(shè)計。”Michal Siwinski說，“設(shè)計過程本身的擴展將需要遠超過RTL，以有助于硬件/軟件的協(xié)同設(shè)計和協(xié)同驗證、高級芯片規(guī)劃、高階合成以及快速和完整的功能驗證。” Tensilica公司亞太區(qū)總監(jiān)黃啓弘則將公司的應(yīng)對策略定位于以使用方便、小型化、可配置的DSP處理器來替代 RTL設(shè)計。“應(yīng)用可配置處理器技術(shù)，SOC設(shè)計團隊可以開發(fā)自己獨特的指令集，并為點對點數(shù)據(jù)通信定義‘端口’和‘隊列’接口，因此許多RTL狀態(tài)機都可以用專用小型DSP內(nèi)核來替代，這些DSP具有更高靈活性且往往通過軟件升級就可以支持更多‘未來的技術(shù)標準’。” 為了降低設(shè)計流程缺陷和人為失誤造成的故障風險，概倫電子(Proplus)公司董事長劉志宏認為，設(shè)計簽收(SIGN-OFF)的徹底驗證是關(guān)鍵。“因此，必須建立一個完整的解決方案，擁有DFM功能、硅精準、SIGN-OFF流程，且具有最快周轉(zhuǎn)時間周期和可管理的性能和良率之間的平衡。”但他也同時提醒說，升級或復(fù)用已購買的IP同樣也會帶來簽收整體設(shè)計時的附加成本和風險。相對而言，自主設(shè)計具有更多的適應(yīng)性和靈活性。但IP的特征化和管理系統(tǒng)往往是要求先行建立的，這對小型、初創(chuàng)公司將是一個額外的挑戰(zhàn)。 黃克勤則將主要設(shè)計流程的變化分成可印性 (Printability)、差異性(Variation)和復(fù)雜性(Complexity)。他指出，45/40nm以下的半導(dǎo)體元件表現(xiàn)不同于成熟技術(shù)元件。許多的二階效應(yīng)影響元件的特性甚大，包含LOD (Length Of Diffusion) effect、WPE (Well Proximity Effect)、OCV (On-Chip Variation)等等。為了掌控這些深次微米的效應(yīng)，設(shè)計工程師必須要確認晶圓廠所提供的設(shè)計套件正確地將上述物理效應(yīng)完整描述。與此同時，由于 65nm制程以下SOC產(chǎn)品的復(fù)雜度呈指數(shù)上升，邏輯設(shè)計和物理布局工程師緊密合作將成為設(shè)計服務(wù)產(chǎn)業(yè)中的關(guān)鍵。 “在SoC 設(shè)計中，由于數(shù)字電路設(shè)計的可重復(fù)使用性，每次更新只需幾個月的設(shè)計時間就可以完成。但對于模擬/混合信號設(shè)計來說，很大程度上仍然是全部定制。除了成本耗時、易于出錯之外，也不易于將現(xiàn)有的設(shè)計輕松地移植到新的代工廠或新的工藝過程/技術(shù)節(jié)點。”S2C董事長陳睦仁對模擬/混合IP給予了更多關(guān)注，“即使在SoC中，模擬部分的電路僅占一小部分，但卻是影響產(chǎn)品正式上市的重要關(guān)鍵。” 如何有效利用IP降低技術(shù)門檻 通過對中國近百家Fabless設(shè)計公司統(tǒng)計調(diào)查顯示，2009年國內(nèi) Fabless設(shè)計公司獲取IP的主要渠道雖然還是境外IP供應(yīng)商(35%)，但從本土Foundry / IP供應(yīng)商處獲取IP已漸成主流，約占40%，尤其包括從Foundry獲取的Foundry自有及第三方IP。 隨著工藝節(jié)點的不斷演進，產(chǎn)業(yè)鏈的垂直分工趨勢愈加明顯。高峰對此的建議是，F(xiàn)abless公司更應(yīng)該走整合設(shè)計的產(chǎn)品開發(fā)之路，更專注于產(chǎn)品規(guī)格制定與核心邏輯、關(guān)鍵算法的開發(fā)，其余部分則以整合第三方IP實現(xiàn)。以HH-NEC為例，其每一工藝都有相應(yīng)的設(shè)計平臺支持，并且針對細分產(chǎn)品領(lǐng)域提供包括從標準單元庫、 8/32位CPU核、嵌入式非揮發(fā)性存儲器(Flash/EEPROM) IP以及周邊模擬IP等到FPGA驗證平臺在內(nèi)的完整平臺解決方案。 而創(chuàng)意電子則在高速介面IP發(fā)展方面不遺余力，如TSMC 40nm SATA2/SAS、PCI-E Gen2、XAUI、10G SERDES、USB3.0等。“IP隨插即用一直是個遙不可及的夢想。作為一個IC設(shè)計服務(wù)公司，我們不局限于IP的大量采購以降低成本，而且也將過去 IP整合經(jīng)驗帶入量產(chǎn)階段。GUC在今年前七個月已經(jīng)完成五個40nm項目，這讓客戶風險大為降低。”黃克勤介紹說。 發(fā)展模擬IP和數(shù)模混合IP是SMIC考慮的重點。目前，SMIC已經(jīng)開發(fā)儲備了超過100個IP(包括標準單元庫、USB 2.0、HDMI、DDR2/DDR3和自行開發(fā)的PLL、ADC、I/O)，這些IP的驗證本身就考慮了DFM等新工藝特有的一些技術(shù)指標。 ARM 中國區(qū)總經(jīng)理兼銷售副總裁吳雄昂以其物理IP高性能優(yōu)化包(High Performance Optimization Package)為例，講述了在高端工藝轉(zhuǎn)化過程中，該優(yōu)化包如何涵蓋ARM低漏電、高性能的邏輯庫，包括有專為Cortex-A5處理器設(shè)計的多通道設(shè)計和優(yōu)化的存儲器單元，以及通過使用Multi-Vt和過載實施技術(shù)，能夠獲得進一步的性能優(yōu)勢。 “對于任何新的工藝節(jié)點，我們遠在其商業(yè)化前就開始和代工廠開發(fā)測試芯片，并將任何所需的改變?nèi)谌隝C設(shè)計工具中，并提供所需的幫助。”可見，Cadence將關(guān)注目光更多的投向了與客戶和代工廠的緊密合作。據(jù)悉，Cadence現(xiàn)在已有了面向32/28nm節(jié)點的工具。此外，還提供VCAD（virtual integrated computer aided design）服務(wù)，該服務(wù)提供turn-key的設(shè)計環(huán)境，一種安全的協(xié)作基礎(chǔ)架構(gòu)以及專家級幫助。 與市場上的其他IP解決方案不同，所有采用Tensilica可配置處理器的設(shè)計都會得到技術(shù)保護。黃啓弘解釋說，“因為可配置內(nèi)核都有獨特的指令集和工具鏈，除非把包括軟件和硬件的整個設(shè)計團隊挖走，在不知曉其獨有配置文件的情況下，試圖竊取、復(fù)制或濫用tensilica DSP或微控制器內(nèi)核幾乎是不可能的。” 中國IP市場的熱點和機會在哪里？ CSIP數(shù)據(jù)顯示，中國2008年IP市場只有5610萬美元，僅為全球市場的2.8%。而在2010年，中國IP市場將達到2.47億美元，占全球市場規(guī)模的6%，年均增長率高達44.9%，遠超過全球IP市場18.3%的增長率。 高峰分析認為，從國內(nèi)IC設(shè)計公司的產(chǎn)品來看，主要的IP應(yīng)用領(lǐng)域集中在數(shù)字音視頻、移動和無線通信、汽車電子、信息家電、信息安全和3C融合。IP交易領(lǐng)域則主要集中在三個領(lǐng)域：一是開發(fā)難度較大和應(yīng)用復(fù)雜的高端CPU和DSP核；二是標準的高速總線接口IP(USB接口、PCI Express)；三是高端模擬IP(PLL、ADC)。上述三類IP需求將占到總需求的一半以上。 “隨著政府扶植三網(wǎng)融合、3G/4G、數(shù)字電視等產(chǎn)業(yè)的力度加大，除了CPU外，高速串型接口IP，如HDMI、USB3.0、SATA、PCIE 以及多媒體相關(guān)IP，如Audio/Video Processor、Graphic Processor等都是值得關(guān)注的項目。”黃克勤說，“除了IP的需求，IC設(shè)計服務(wù)也會愈來愈受倚重。系統(tǒng)廠商外包IC設(shè)計的趨勢會愈來愈明顯，不擅長后端芯片設(shè)計和生產(chǎn)服務(wù)的IC設(shè)計公司也會對外尋求專業(yè)的協(xié)助，這對IC設(shè)計服務(wù)公司是一個很好的機會。” SMIC、 ARM以及S2C等公司在接受本刊采訪時也都認為，目前IP市場機會將主要會集中在處理器(32位CPU)/DSP等高端內(nèi)核IP，新型及傳統(tǒng)工業(yè)標準接口類IP如USB3.0、SATA III、USB2.0、DDR 2/3; 模擬及數(shù)模混合信號類IP(PLL，ADC/DAC，codec等），再有就是存儲器類IP(OTP、1T-SRAM、2T-SRAM）及一些專用IP，并且今明兩年這種局面還將繼續(xù)。 |
