好的設計必須在你的實驗室中“失敗”過

1770309616

“信號完整性”似乎是當下非常流行的一個話題。大家都熟悉使用示波器進行某種信號完整性測量，并經常會想到的一個問題是當信號在流經信道及進入下一個階段時會發生什么情況。
     任何一個信號傳輸系統，都分成三個子系統：發射機、信道、接收機。大家最熟悉的是執行發射機測量，如眼圖、定時和噪聲。許多人還熟悉進行S參數測量，如信道上的插入損耗。許多人還在接收機輸入上進行遠端眼圖或TP4 (測試點4)等接收機測量。必需指出的是，這些“接收機”測量并不能反映接收芯片所“看到”的真實信號的狀況。
      通過比較接收機的輸出與輸入，正確的接收機測試會告訴我們接收機能否正確處理數據。盡管這種方法非常有用，但信號完整性歸根結底是要確定系統中的余量。在接收機上執行信號完整性測試（容限測試），你需要能夠調節輸入電壓和頻率，確定什么時候測試通過，什么時候測試失敗。為執行正確的接收機測試，要求使用信號發生器，生成到接收機的輸入波形；另外還要求專用工具，讀取和比較接收機輸出。
     在發射機信號完整性方面，我們在技術指標標定上或眼圖模板中增加冗余量，以保證我們的DUT在不利條件下仍能正常運行。對接收機測試來說，我們增加損傷，以保證設備仍能工作，或發現何時設備停止工作。余量測試可以告訴我們系統在處理有損傷信號時的工作極限。
     簡單的損傷，如幅度和頻率變化，會給接收機帶來壓力。更深入一些，你應該改變輸入信號定時特性，以及信號輸入斜率或上升時間。更細微的效應來自通道損傷，如串擾、電源濾波和帶寬降低等。為產生帶寬降低，你必需能夠在接收機輸入上增加ISI/DDj/PDj。為測試串擾和開關電源抗擾度，你必需增加Pj /Sj。通過增加Rj直到接收機失效，可以測試芯片影響。
    我們每個人都會驗證電路，以保證其通過核心技術指標。但是，我們還應該知道我們的電路在哪些條件下將完全Fail掉。我們的客戶總是會使這種情況發生，要不就是違反設計指導準則，要不就不在推薦工作條件下運行我們的設備。為了要了解如何處理你設計產品中的信號完整性余量，你最好能夠知道你的客戶是怎樣對電路進行“壓力”測試的。

sjg

對