|
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載49：PWM蜂鳴器驅(qū)動之引腳分配 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
這個例程的頂層源碼里有3個接口，即： input ext_clk_25m, //外部輸入25MHz時鐘信號 input ext_rst_n, //外部輸入復(fù)位信號，低電平有效 output reg beep //蜂鳴器控制信號，1--響，0--不響 這3個信號都是FPGA引腳上定義和外部設(shè)備連接的信號，因此我們需要將這些信號和FPGA的引腳進(jìn)行映射。 如圖7.5所示，點擊Quartus II菜單上的“Assignments à Pin Planner”選項。
圖7.5 Pin Planner菜單 如圖7.6所示，在Pin Planner界面最下面出現(xiàn)的“Node Name”一列中，有我們的3個信號接口，這里“Location”一列可以輸入它們對應(yīng)FPGA的引腳；“I/O Standard”一列可以輸入I/O電平標(biāo)準(zhǔn)，默認(rèn)雖然是2.5V，但由于我們原理圖上已經(jīng)把VCCIO連接3.3V，所以實際上輸出還是3.3V，我們不去設(shè)置它也行。
圖7.6 引腳分配 查看SF-CY4開發(fā)板的原理圖，如圖7.7和圖7.8所示，這里BEEP對應(yīng)FPGA引腳號是38，那么前面我們就在Location列輸入PIN_38；RST_N和CLK_25M分別為24和23，則輸入PIN_24和PIN_23。
圖7.7 時鐘和復(fù)位信號原理圖
圖7.8 蜂鳴器信號原理圖 Tcl（Tool Command Language），即工具命令語言。是一種好用易學(xué)的編程語言。在EDA工具中廣泛使用，幾乎所有FPGA開發(fā)工具都支持這種語言進(jìn)行輔助設(shè)計。例如這里我們就要嘗試用tcl腳本進(jìn)行FPGA的引腳分配。 前面對ext_clk_25m的引腳分配，我們可以用如下語句實現(xiàn)。 set_location_assignmentPIN_23 -to ext_clk_25m 語法“set_location_assignment PIN_A –to B”是固定格式，A代表FPGA引腳號，B代表FPGA內(nèi)部的信號名稱。就這么簡單。這個腳本要寫到哪里？如圖7.9，點擊菜單欄“ViewàUtility WindowsàTcl Console”。
圖7.9 TclConsole菜單 接著如圖7.10所示，我們在“Tcl Console”中輸入以下的3條引腳分配腳本，最后點擊“回車”。
圖7.10 tcl腳本輸入 此時，我們回到“Pin Planner”中，也可以看到所有引腳自動完成分配。 |
