DDR接口在電子產(chǎn)品設(shè)計(jì)中非常普遍，如何快速有效完成DDR設(shè)計(jì)，一直煩惱著設(shè)計(jì)者。尤其對于初學(xué)者來說，DDR接口中各信號組的設(shè)計(jì)規(guī)范以及信號完整性和時(shí)序要求總是不能有效滿足。經(jīng)常奔波在物理原型測試和設(shè)計(jì)方案優(yōu)化中，這種事后解決方案已不能滿足當(dāng)今電子產(chǎn)品更新?lián)Q代節(jié)奏。如何保證每位工程師的數(shù)據(jù)”設(shè)計(jì)即正確！”，是我們努力追尋的目標(biāo)，幫助減少改版次數(shù)，縮短新產(chǎn)品上市時(shí)間。
本網(wǎng)絡(luò)研討會將討論如何利用自動(dòng)化思想高效率實(shí)現(xiàn)DDR接口的設(shè)計(jì)和驗(yàn)證。讓每一位設(shè)計(jì)人員輕松擁有DDR設(shè)計(jì)到驗(yàn)證的一體化能力。 I. 快速設(shè)計(jì) 原理圖和規(guī)則的正確性是產(chǎn)品設(shè)計(jì)的基礎(chǔ)，對于相似信號的設(shè)計(jì)規(guī)范，可借助軟件的Reuse功能實(shí)現(xiàn)原理圖和規(guī)則的模板化復(fù)用，簡化規(guī)則設(shè)定，防止設(shè)計(jì)出錯(cuò)。研討會中我們將與大家分享如何使用PADS Professional設(shè)計(jì)平臺，高效率實(shí)現(xiàn)DDR接口原理圖以及信號規(guī)則的設(shè)定。同時(shí)和大家分享如何利用Sketch Route功能快速實(shí)現(xiàn)BUS總線的自動(dòng)化連接。 II. 自動(dòng)化驗(yàn)證 信號完整性和時(shí)序的問題會對DDR接口穩(wěn)定工作產(chǎn)生非常重要的影響。采用傳統(tǒng)的物理樣機(jī)驗(yàn)證的方法，成本太大，周期太長，不能有效優(yōu)化設(shè)計(jì)方案。雖然大家都知道這個(gè)道理，但很多情況下，苦于相關(guān)背景知識的缺陷，對于仿真束手無策。本次研討會和大家一起討論如何在HyperLynx中實(shí)現(xiàn)自動(dòng)化仿真，讓企業(yè)的設(shè)計(jì)經(jīng)驗(yàn)形成知識庫利用在仿真實(shí)踐中，讓每一位工程師一鍵輸出得到正確的仿真報(bào)告。 講師：謝宇翔，2012年加入Mentor，負(fù)責(zé)渠道部門PCB產(chǎn)品技術(shù)支持，8年EDA軟件應(yīng)用支持經(jīng)驗(yàn)。 6月28日晚8點(diǎn)，我們邀您蒞臨直播間，共同探討DDR接口自動(dòng)化設(shè)計(jì)驗(yàn)證方案。 掃碼立即報(bào)名！ （掃碼關(guān)注Mentor公眾號，點(diǎn)擊報(bào)名鏈接即可）
報(bào)名成功后，添加下方二維碼微信可領(lǐng)取十元紅包！
|
