|
來源：TrendForce集邦咨詢 根據(jù)TrendForce集邦咨詢最新研究，AI HPC（高效能運算）對異質(zhì)整合的需求依賴先進封裝達成，其中的關(guān)鍵技術(shù)即是TSMC（臺積電）的CoWoS解決方案。然而，隨著云端服務業(yè)者（CSP）加速自研ASIC，為整合更多復雜功能的芯片，對封裝面積的需求不斷擴大，已有CSP開始考量從TSMC的CoWoS方案，轉(zhuǎn)向Intel（英特爾）的EMIB技術(shù)。 TrendForce集邦咨詢表示，CoWoS方案將主運算邏輯芯片、存儲器、I/O等不同功能的芯片，以中介層（Interposer）方式連結(jié)，并固定在基板上，目前已發(fā)展出CoWoS-S、CoWoS-R與CoWoS-L等技術(shù)。隨著NVIDIA（英偉達） Blackwell平臺2025年進入規(guī)模量產(chǎn)，目前市場需求已高度傾向內(nèi)嵌硅中介層的CoWoS-L，NVIDIA下世代的Rubin亦將采用，并進一步推升光罩尺寸。 AI HPC需求旺盛導致CoWoS面臨產(chǎn)能短缺、光罩尺寸限制，以及價格高昂等問題。TrendForce集邦咨詢觀察，除了CoWoS多數(shù)產(chǎn)能長期由NVIDIA GPU占據(jù)、其他客戶遭排擠，封裝尺寸以及美國制造需求，也促使Google（谷歌）、Meta等北美CSP開始積極與Intel接洽EMIB解決方案。 
TSMC挾技術(shù)優(yōu)勢主導先進封裝前期市場，Intel以面積、成本優(yōu)勢應戰(zhàn) 相較于CoWoS，EMIB擁有數(shù)項優(yōu)勢：首先是結(jié)構(gòu)簡化，EMIB舍棄昂貴且大面積的中介層，直接將芯片使用內(nèi)嵌在載板的硅橋（Bridge）方式進行互連，簡化整體結(jié)構(gòu)，相對于CoWoS良率更高。其次是熱膨脹系數(shù)（Coefficient of Thermal Expansion, CTE）問題較小，由于EMIB只在芯片邊緣嵌硅橋，整體硅比例低，因此硅與基板的接觸區(qū)域少，導致熱膨脹系數(shù)不匹配的問題較小，較不容易產(chǎn)生封裝翹曲與可靠度挑戰(zhàn)。 EMIB在封裝尺寸也較具優(yōu)勢，相較于CoWoS-S僅能達到3.3倍光罩尺寸、CoWoS-L目前發(fā)展至3.5倍，預計在2027年達9倍；EMIB-M已可提供6倍光罩尺寸，并預計2026到2027年可支援到8倍至12倍。價格部分，因EMIB舍棄價格高昂的中介層，能為AI客戶提供更具成本優(yōu)勢的解決方案。 然而，EMIB技術(shù)也受限于硅橋面積與布線密度，可提供的互連帶寬相對較低、訊號傳輸距離較長，并有延遲性略高的問題。因此，目前僅ASIC客戶較積極在評估洽談導入。 TrendForce集邦咨詢指出，Intel自2021年宣布設(shè)立獨立的晶圓代工服務（Intel Foundry Services, IFS）事業(yè)群，耕耘EMIB先進封裝技術(shù)多年，已應用至自家Server CPU平臺Sapphire Rapids和Granite Rapids等。隨著Google決定在2027年TPUv9導入EMIB試用，Meta亦積極評估規(guī)劃用于其MTIA產(chǎn)品，EMIB技術(shù)有望為IFS業(yè)務帶來重大進展。至于NVIDIA、AMD（超威）等對于帶寬、傳輸速度及低延遲需求較高的GPU供應商，仍將以CoWoS為主要封裝解決方案。 |
