国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

查看: 3578|回復: 3
打印 上一主題 下一主題

DDR2排版規則

[復制鏈接]
跳轉到指定樓層
樓主
發表于 2012-4-14 10:48:26 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
1. 8bit  DQ和相應的DQS,DM為一組。同組信號應該有相同的過孔數及長度。2. 蛇形走線的平行部分間距,應該達到線面(信號線同參考面)距離的3—4倍,平行長度盡量短。3. 差分線傳輸速度比單端線快,所以可適當走長些。4. 信號組間的間距要大于組內信號之間的間距,DQS和DQ之間,及各信號與CLK之間的間距要適當增加。5. 參考平面要完整連續。6. DQS要加下拉電阻,DQS#要加上拉電阻。阻值在400---500歐姆,盡量靠控制端放置。7. 建議所有信號線上串電阻,以減小反射。8. DQS和DQS#  要放在本組內信號的中間。
沙發
發表于 2012-4-17 15:38:14 | 只看該作者
支持。。。。。。
板凳
發表于 2013-5-5 08:53:57 | 只看該作者
受教育了。。。。。。。。。。。。。。。。。。。。!

謝謝.jpg (8.65 KB)

謝謝.jpg
地板
發表于 2015-2-4 12:00:44 | 只看該作者
支持一下
您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規則

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表