FPGA/CPLD文章列表

基于ISA總線的通用多DSP目標(biāo)系統(tǒng)

1 概述隨著大規(guī)模集成電路水平的發(fā)展，以數(shù)字信號(hào)處理器(Digital Signal Process，DSP)為基礎(chǔ)的實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)正在迅速發(fā)展，現(xiàn)已廣泛應(yīng)用于圖像處理技術(shù)、語(yǔ)聲處理、智能化儀表、 ...

2010年06月30日 16:28 |

dsp ISA 總線

基于IP庫(kù)的可編程器件輔助設(shè)計(jì)軟件

1 引言在基于MCU的系統(tǒng)設(shè)計(jì)中，一般采用"MCU+PLD"的系統(tǒng)結(jié)構(gòu)。PLD器件具有在系統(tǒng)現(xiàn)場(chǎng)可重復(fù)編程的能力，用來(lái)實(shí)現(xiàn)系統(tǒng)的I/O接口等外圍功能。在這類(lèi)系統(tǒng)中，絕大多數(shù)的數(shù)字邏輯可在PLD器件內(nèi) ...

2010年06月30日 16:21 |

IP庫(kù) 輔助設(shè)計(jì) 可編程器件

基于CPLD的接收機(jī)DAGC電路實(shí)現(xiàn)

1 概述雷達(dá)觀測(cè)的目標(biāo)有大、有小，有遠(yuǎn)、有近，因此反射信號(hào)的強(qiáng)弱程度可能變化很大。當(dāng)大目標(biāo)處于近距離時(shí)，其反射信號(hào)很強(qiáng)，就會(huì)使接收機(jī)發(fā)生過(guò)載現(xiàn)象，破壞接收機(jī)的正常工作。為了防止強(qiáng) ...

2010年06月30日 12:31 |

CPLD DAGC 接收機(jī)

CPU控制數(shù)字鎖相環(huán)頻率合成系統(tǒng)FPGA實(shí)現(xiàn)

1 引言數(shù)字鎖相環(huán)頻率合成器已經(jīng)廣泛的運(yùn)用在軍事和民用無(wú)線通信領(lǐng)域，而用CPU控制的可編程大規(guī)模數(shù)字鎖相環(huán)頻率合成器則是其中的關(guān)鍵技術(shù)。當(dāng)前，可編程邏輯電路在數(shù)字系統(tǒng)設(shè)計(jì)中飛速發(fā)展 ...

2010年06月30日 09:13 |

CPU FPGA 頻率合成數(shù)字鎖相環(huán)

Altera器件設(shè)計(jì)中的時(shí)間匹配問(wèn)題的研究

1 引言美國(guó)Altera公司生產(chǎn)的復(fù)雜可編程邏輯器件以其操作靈活、使用方便、開(kāi)發(fā)迅速、投資風(fēng)險(xiǎn)低等特點(diǎn)成為集成電路設(shè)計(jì)的首選產(chǎn)品。Altera的 MAX+PLUSⅡ可編程邏輯開(kāi)發(fā)軟件，提供了一種與工作 ...

2010年06月30日 09:02 |

ALTERA 器件設(shè)計(jì) 時(shí)間匹配

專(zhuān)用鍵盤(pán)接口芯片一種CPLD實(shí)現(xiàn)方案

在單片機(jī)應(yīng)用系統(tǒng)中，存在多種形式的外部數(shù)據(jù)輸入接口界面，例如RS-232C串行通信、鍵盤(pán)輸入等[1,4] 。其中利用鍵盤(pán)接口輸入數(shù)據(jù)，是實(shí)現(xiàn)現(xiàn)場(chǎng)實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外 ...

2010年06月29日 16:47 |

CPLD 鍵盤(pán) 接口芯片實(shí)現(xiàn)方案

用XC9500 CPLD和并行PROM配置Xilinx FPGA

概述隨著FPGA芯片密度的增加，串行PROM已不能適應(yīng)高密度的FPGA的配置。大容量的并行PROM所要求的尋址方式又不能直接與FPGA接口，這時(shí)可以采用XC9500 CPLD和PROM對(duì)高密度FPGA進(jìn)行配置。FPGA ...

2010年06月28日 21:37 |

XC9500 并行PROM

用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信

前言隨著EDA技術(shù)得發(fā)展，CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而串行通信是實(shí)現(xiàn)遠(yuǎn)程測(cè)控的重要手段。本文利用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)了串行通信，完全可以脫離單片機(jī)使用，克服了單片機(jī)的許多 ...

2010年06月28日 19:52 |

CPLD VHDL 串行通信

用FPGA實(shí)現(xiàn)FFT算法

引言 DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具，直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比。當(dāng)N較大時(shí)，因計(jì)算量太大，直 ...

2010年06月28日 19:39 |

FFT算法

基于FPGA的一種高速圖形幀存設(shè)計(jì)

幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道，所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設(shè)計(jì)是圖形顯示系統(tǒng)設(shè)計(jì)的一個(gè)關(guān)鍵。傳統(tǒng)上，可以用來(lái)設(shè)計(jì)幀存的存儲(chǔ)器 ...

2010年06月28日 15:21 |

FPGA 高速圖形幀存

基于FPGA的HMAC_SHA1_96算法設(shè)計(jì)與實(shí)現(xiàn)

1 概述隨著信息社會(huì)的發(fā)展，數(shù)據(jù)交換，網(wǎng)上交易等活動(dòng)日益頻繁，從而網(wǎng)絡(luò)安全成為人們關(guān)注的重要問(wèn)題。隨著信息技術(shù)的發(fā)展與應(yīng)用，信息安全的內(nèi)涵也在不斷延伸，從最初的信息保密性發(fā)展到 ...

2010年06月28日 15:19 |

FPGA HMAC_SHA1_96 算法設(shè)計(jì)