作者：haoxingheng
視頻圖像系統(tǒng)正在朝更多像素、更高分辨率和更豐富色彩的方向飛速演變，4K視頻系統(tǒng)尚未大規(guī)模普及，8K視覺就已悄然而至。此前，Image Matter、intervium America和Tokyo el ...
作者：haoxingheng
當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位。基本的CNN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個月，Ralph W ...
Xilinx FPGA入門連載76：基于按鍵調(diào)整和數(shù)碼管顯示的DA輸出實(shí)例特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 AD芯片接口概述AD芯片TLC549的控制使用了比 ...
2016年05月24日 09:46
這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路，歡迎討論！
我相信“如果有夢想，就會實(shí)現(xiàn)！”
在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的 ...
隨著科學(xué)研究與技術(shù)開發(fā)市場化，采用傳統(tǒng)電子設(shè)計(jì)手段在較短時間內(nèi)完成復(fù)雜電子系統(tǒng)設(shè)計(jì)，已經(jīng)越來越難完成了。EDA(EleCTRonICs Design Automation)技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)飛速發(fā)展應(yīng)運(yùn) ...
當(dāng)產(chǎn)生門控時鐘的組合邏輯超過一級時，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險象，但實(shí)際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計(jì)中的 ...
1、所謂邊沿檢測，就是檢測輸入信號或FPGA內(nèi)部邏輯信號電平的跳變，即實(shí)現(xiàn)上升沿或下降沿的檢測，捕獲到以后以此用作使能信號(簡單可理解為：一旦檢測到這個信號，則發(fā)生什么什么)，來作為時序 ...
可綜合的意思是說所編寫的代碼可以對應(yīng)成具體的電路，不可綜合就是所寫代碼沒有對應(yīng)的電路結(jié)構(gòu)，例如行為級語法就是一種不可綜合的代碼，通常用于寫仿真測試文件。
建立可綜合模型時，需注意 ...
//基本D觸發(fā)器
module D_EF(Q,D,CLK)
input D,CLK;
output Q;
reg Q; //在always語句中被賦值的信號要聲明為reg類型 寄存器定義
always @ (posedge CLK) //上升沿，下降沿用negedge表示，^ ...
這次我們講一講如何入門學(xué)習(xí)硬件描述語言和數(shù)字邏輯電路;學(xué)習(xí)數(shù)字邏輯電路，我推薦的一本書就是--《數(shù)字設(shè)計(jì)-原理與實(shí)踐》，其他的深入點(diǎn)可以看看《完整數(shù)字設(shè)計(jì)》;而對于硬件描述語言呢?有兩個 ...
