|
復位電路 本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt FPGA器件在上電后都需要有一個確定的初始狀態，以保證器件內部邏輯快速進入正常的工作狀態。因此，FPGA器件外部通常會引入一個用于內部復位的輸入信號，這個信號稱之為復位信號。對于低電平有效的復位信號，當它的電平為低電平時，系統處于復位狀態；當它從低電平變為高電平時，則系統撤銷復位，進入正常工作狀態。由于在復位狀態期間，各個寄存器都賦予輸出信號一個固定的電平狀態，因此在隨后進入正常工作狀態后，系統便擁有了我們所期望的初始狀態。（特權同學，版權所有） 復位電路的設計也很有講究，一般的設計是期望系統的復位狀態能夠在上電進入穩定工作狀態后多保持一點時間。因此，阻容復位電路可以勝任一般的應用；而需要得到更穩定可靠的復位信號，則可以選擇一些專用的復位芯片。復位信號和FPGA器件的連接也有講究，通常也會有專用的復位輸入引腳。（特權同學，版權所有） 至于上電復位延時的長短，也是很有講究的。因為FPGA器件是基于RAM結構的，它通常需要一顆用于配置的外部ROM或Flash進行上電加載，在系統上電穩定后，FPGA器件首先需要足夠的時間用于配置加載操作，只有在這個過程結束之后，FPGA器件才能夠進入正常的用戶運行模式。而上電復位延時過短，等同于FPGA器件根本就沒有復位過程；當然了，如果上電復位延時過長，那么對系統性能甚至用戶體驗都會有不通程度的影響，因此，設計者在實際電路中必須對此做好考量，保證復位延時時間的長短恰到好處。關于FPGA器件的復位電路，我們也需要注意以下幾個要點： ● 盡可能使用FPGA的專用復位引腳。（特權同學，版權所有） ● 上電復位時間的長短需要做好考量。（特權同學，版權所有） ● 確保系統正常運行過程中復位信號不會誤動作。（特權同學，版權所有） |
