|
配置電路 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt 上世紀(jì)八十年代，聯(lián)合測(cè)試行為組織（Joint Test ActionGroup，簡(jiǎn)稱JTAG）制定了主要用于PCB和IC的邊界掃描測(cè)試標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)于1990 年被IEEE 批準(zhǔn)為IEEE1149.1-1990 測(cè)試訪問端口和邊界掃描結(jié)構(gòu)標(biāo)準(zhǔn)。隨著芯片設(shè)計(jì)和制造技術(shù)的快速發(fā)展，JTAG越來越多的被用于電路的邊界掃描測(cè)試和可編程芯片的在線系統(tǒng)編程。（特權(quán)同學(xué)，版權(quán)所有） FPGA器件都支持JTAG進(jìn)行在線配置，JTAG邊界掃描的基本原理如圖3.7所示。在FPGA器件內(nèi)部，邊界掃描寄存器由TDI信號(hào)作為數(shù)據(jù)輸入，TDO信號(hào)作為數(shù)據(jù)輸出，形成一個(gè)很大的移位寄存器鏈。而JTAG通過整個(gè)寄存器鏈，可以配置或者訪問FPGA器件的內(nèi)部邏輯狀態(tài)或者各個(gè)I/O引腳的當(dāng)前狀態(tài)。（特權(quán)同學(xué)，版權(quán)所有） 
圖3.7 JTAG邊界掃描原理 在這里我們不過多的研究JTAG的原理。對(duì)于電路設(shè)計(jì)來說，JTAG的四個(gè)信號(hào)TCK/TMS/TDI/TDO（TRST信號(hào)一般可以不用）以及電源、地連接到下載線即可。（特權(quán)同學(xué)，版權(quán)所有） 說到FPGA的配置，這里不得不提一下他們和CPLD內(nèi)部存儲(chǔ)介質(zhì)的不同。CPLD由于大都是基于PROM或FLASH來實(shí)現(xiàn)可編程特性，因此對(duì)他們進(jìn)行在線編程時(shí)就已將配置數(shù)據(jù)流固化好了，重新上電后還能夠運(yùn)行固有的配置數(shù)據(jù)。FPGA大都是基于SRAM來實(shí)現(xiàn)可編程特性，換句話說，通過JTAG實(shí)現(xiàn)在線編程時(shí)，在保持不斷電的情況下，F(xiàn)PGA能夠正常運(yùn)行，而一旦掉電，SRAM數(shù)據(jù)丟失，F(xiàn)PGA則一片空白，無法繼續(xù)運(yùn)行任何既定功能。因此，F(xiàn)PGA通常需要外掛一個(gè)用于保存當(dāng)前配置數(shù)據(jù)流的PROM或FLASH芯片，我們通常稱之為“配置芯片”，CPLD則不需要。（特權(quán)同學(xué)，版權(quán)所有） 因此，對(duì)于FPGA器件，我們?nèi)粝Ｍa(chǎn)品化，可以脫機(jī)（PC機(jī)）運(yùn)行，那么就必須在板級(jí)設(shè)計(jì)時(shí)考慮它的配置電路。也不用太擔(dān)心，其實(shí)FPGA廠商的器件手冊(cè)里也會(huì)給出推薦的配置芯片和參考電路，大多情況下依葫蘆畫瓢便可。當(dāng)然了，板級(jí)設(shè)計(jì)還是馬虎不得的，有幾個(gè)方面是需要注意的： ● 配置芯片盡量靠近FPGA。（特權(quán)同學(xué)，版權(quán)所有） ● 考慮配置信號(hào)的完整性問題，必要時(shí)增加阻抗匹配電阻。（特權(quán)同學(xué)，版權(quán)所有） ● 部分配置引腳可以被復(fù)用，但是要謹(jǐn)慎使用，以免影響器件的上電配置過程。（特權(quán)同學(xué)，版權(quán)所有） FPGA配置電路的設(shè)計(jì)是非常重要的，相關(guān)信號(hào)引腳通常都是固定并且專用的，需要參考官方推薦電路進(jìn)行連接。（特權(quán)同學(xué)，版權(quán)所有） |
