|
外設電路（I/O應用） 本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt FPGA器件擁有著豐富的I/O資源，它的可擴展性非常強，這也是我們使用它的一個很重要原因。如果說前面四個部分電路的設計相對而言都比較固定，那么I/O引腳應用則相對要自由很多。當然了，這里所謂的“自由”，并不意味了電路設計的隨意，而是指著電路設計的可選擇性豐富而言的。話說回來，這里的“自由”也還是要建立在一定的基礎之上的。筆者根據多年的工程經驗，對于I/O與外設的連接擴展，歸納出以下一些要點： ● 輸入和輸出時鐘信號盡量分配到專用的引腳上。（特權同學，版權所有） ● 差分信號對必須分配到支持差分傳輸的專用引腳上。（特權同學，版權所有） ● 高速信號分配到支持高速傳輸的專用引腳上，如支持DDR的專用I/O接口。（特權同學，版權所有） ● 一些硬核使用的引腳可能是固定的，千萬不能隨意分配。（特權同學，版權所有） ● 總線信號盡量分配到同一個bank或者相近的bank中。（特權同學，版權所有） ● 一些可能產生噪聲干擾的信號（如時鐘信號）盡量遠離器件的配置信號和其他敏感信號。（特權同學，版權所有） ● 引腳分配時盡可能減少交叉連接。（特權同學，版權所有） |
