|
VGA顯示驅(qū)動子板設(shè)計 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計實戰(zhàn)演練（邏輯篇）》 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt SF-VGA板載用于驅(qū)動VGA顯示器的專用D/A轉(zhuǎn)換芯片AVD7123，F(xiàn)PGA通過OUPLLN連接器驅(qū)動ADV7123芯片產(chǎn)生供給VGA顯示器的色彩以及同步信號。SF-CY3核心板與SF-VGA子板模塊連接的系統(tǒng)框圖如圖3.57所示。FPGA產(chǎn)生ADV7123的同步信號以及3組供給ADV7123內(nèi)部3路并行D/A轉(zhuǎn)換的數(shù)字信號，經(jīng)過ADV7123的這3組VGA色彩數(shù)字信號最終轉(zhuǎn)換為0~0.7V的模擬電壓送給VGA顯示器。而FPGA另外會產(chǎn)生用于同步色彩數(shù)據(jù)的場同步信號VSYNC和行同步信號HSYNC。（特權(quán)同學(xué)，版權(quán)所有） 
圖3.57 SF-CY3核心與SF-VGA子板模塊連接的系統(tǒng)框圖 SF-VGA子板的實物圖片如圖3.58和圖3.59所示。（特權(quán)同學(xué)，版權(quán)所有）
圖3.58 SF-VGA子板實物照片1
圖3.59 SF-VGA子板實物照片2 ADV7123芯片以及外圍電路如圖3.60所示。它的3路D/A信號實際上都是8bit位寬，但是我們只使用了565的RGB（即5bit的R信號，6bit的G信號，5bit的B信號）輸出，所以把不使用的RGB信號都統(tǒng)一接地。用于同步數(shù)據(jù)傳輸?shù)挠袝r鐘LCD_CLK、轉(zhuǎn)換數(shù)據(jù)有效控制信號LCD_BLK和補(bǔ)償同步控制信號LCD_SYN。根據(jù)datasheet，實際上LCD_SYN我們無需使用，所以邏輯驅(qū)動給他0電平就可以了。而LCD_CLK是和輸出的數(shù)據(jù)總線同步的，根據(jù)我們所需要的顯示驅(qū)動分辨率和刷新率決定，LCD_BLK信號則在數(shù)據(jù)總線有效時拉高即可。（特權(quán)同學(xué)，版權(quán)所有） ADV7123的模擬輸出IOR、IOG、IOB信號直接連接到VGA插座上，同時FPGA輸出的兩個同步信號VGA_HSY和VGA_VSY也直接連接到VGA插座上。（特權(quán)同學(xué)，版權(quán)所有）
圖3.60ADV7125與VGA接口電路 SF-VGA子板上用于連接SF-CY3核心板的連接器電路如圖3.61所示。（特權(quán)同學(xué)，版權(quán)所有）
圖3.61 SF-VGA子板與FPGA的連接插座電路 SF-VGA與FPGA引腳定義如表3.6所示。（特權(quán)同學(xué)，版權(quán)所有） 表3.6 SF-VGA與FPGA引腳定義
SF-VGA子板的OUPLLN插座P1連接SF-CY3核心板的插座P3，其實物連接如圖3.62所示。（特權(quán)同學(xué)，版權(quán)所有）
圖3.62 SF-VGA子板與SF-CY3核心板的實物連接 |
