|
基于FPGA的在線系統調試概述 本文節選自特權同學的圖書《FPGA設計實戰演練（邏輯篇）》（特權同學版權所有） 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt FPGA的板級調試方法有很多，借助于常規的示波器和邏輯分析儀的調試方法是最典型的手段。如圖10.1所示，基于傳統的臺式示波器或邏輯分析儀進行板級調試有著諸多的不便，相對于設計電路深藏在芯片內部的FPGA設計來說有著很大的局限性，簡單的列舉如下。（特權同學，版權所有） l 臺式機器價格昂貴，設備成本高。（特權同學，版權所有） l 只能訪問到FPGA的I/O引腳信號，對內部信號只能通過引出到I/O引腳的方式進行觀察，并且此方式只有個別信號可行，大量內部信號就無能為力了。（特權同學，版權所有） l PCB的layout設計必須預留足夠的空間用于外部探針對被測試信號的連接，浪費板級空間且降低了電路可靠性，同時也會潛在的增加成本。（特權同學，版權所有） l 測試信號較多，調試過程極其繁瑣并容易犯錯。（特權同學，版權所有） l 靈活性差，只能觀察設計之初就預留了探針接口的一些信號。（特權同學，版權所有） 
圖10.1 基于傳統邏輯分析儀的板級調試 當然了，這些局限性在大多數產品的板級調試中都存在，尤其是在芯片集成度越來越高的當下。而FPGA器件由于其靈活的可編程特性，也使得它具有了更大獨特的調試手段。在FPGA器件支持并且剩余邏輯資源足夠的情況下，設計者往往習慣于使用開發軟件提供的在線邏輯分析儀進行調試，如ISE的Chipscole和QuartusII的SignalTappII，它們的功能都很強大，并且非常的簡單實用。它們相較于傳統的外置儀器，不僅大大降低了調試門檻和成本，而且由于其內嵌于被調試FPGA器件內部的特性，使得其可調試性和靈活性上也更勝一籌，如它可以訪問到FPGA內部的一些中間過程信號。除此以外，還有一些其它的手段在不同的應用背景下都有助于加速板級調試。（特權同學，版權所有） 下面列舉Quartus II工具所支持的五種非常實用的在線調試方法。（特權同學，版權所有） l SignalProbe，即信號探針，這種在線調試方式不影響原有的設計功能和布局布線，只是通過增加額外布線將需要觀察調試的信號連接到預先保留或者暫時不使用的I/O接口上。該方式相應得到的信號電平會隨布線有一定的延時，不適合于高速、大容量信號的觀察調試，也不適合做板級的時序分析。它的優勢在于不影響原有設計，額外資源消耗幾乎為零，調試中也不需要保持連接JTAG等其他線纜，能夠最小化編譯或重編譯的時間。（特權同學，版權所有） l SignalTap II Embedded Logic Analyzer，即SignalTap II在線邏輯分析儀，它在很大程度上可以替代昂貴的傳統臺式邏輯分析儀，為開發節約成本；同時也為調試者省去了原本繁瑣的連線工作，而有些板級連接的外部設備很難觀察到的信號都能夠被在線邏輯分析儀輕松的捕獲到。如果對設計進行模塊的區域約束，也能夠最小化使用在線邏輯分析儀對設計帶來的影響。在線邏輯分析儀的采樣存儲深度和寬度都在一定程度上受制于FPGA器件資源的大小。使用該方式必須通過JTAG接口，它的采樣頻率可以達到200MHz（若器件支持）以上，而不用像外部調試設備一樣擔心信號完整性問題。（特權同學，版權所有） l Logic Analyzer Interface，即邏輯分析儀接口。這里的邏輯分析儀接口是針對于外部邏輯分析儀的。調試者可以設置FPGA器件內部多個信號映射到一個預先保留或者暫時不使用的I/O接口上，從而通過較少的I/O接口就能夠觀察到FPGA內部的多組信號。（特權同學，版權所有） l In-System Memory Content Editor，即在線存儲內容編輯，它是針對設計中例化的內嵌存儲器內容或常量的調試�？梢酝ㄟ^這種方式在線重寫或者讀出工程中的內嵌存儲器內容或常量。對于某些應用可以通過在線更改存儲器內容后觀察響應來驗證設計，也可以在不同激勵下在線讀取當前存儲內容來驗證設計�？傊@種方式對存儲器的驗證是很有幫助的。（特權同學，版權所有） l In-System Sources and Probes Editor，這種方式是通過例化一個定制的寄存器鏈到FPGA器件內部。這些寄存器鏈通過JTAG接口與Quartus II軟件通信，它又能夠驅動FPGA器件內部的某些輸入節點信號，采樣某些輸出節點信號。這就使得調試者不用借助外部設備就能夠給FPGA添加激勵并觀察響應。（特權同學，版權所有） 以上所提的這些在線調試方式大都是通過FPGA器件引出的JTAG接口，同時使用了一些FPGA片內固有的邏輯、存儲器或布線資源就能夠實現的。這些調試功能通常也只需要隨著用戶設計所生產的配置文件一同下載到目標FPGA器件中運行。相比于復雜的傳統臺式儀器，如圖10.2所示，基于FPGA的在線調試僅需一條JTAG線纜連接FPGA和PC機，非常簡單清爽，調試起來更是得心應手。（特權同學，版權所有）
圖10.2 基于FPGA在線調試方式的板級連接 而在FPGA內部，則相應的有VJI（Virtual JTAG Interface，即虛擬JTAG接口）和LAI（LogicAnalyzer Interface，即邏輯分析儀接口）邏輯來與FPGA的設計邏輯相連接并進行數據交互。VJI和LAI其實就是FPGA用自身內部的邏輯和存儲器實現了原本應該在復雜的臺式儀器中實現的信號實時采集、存儲以及傳輸功能，人機交互的波形顯示和回放等功能則由深諳此道的PC機來做，正可謂物盡其用。（特權同學，版權所有）
圖10.3 FPGA在線調試功能框圖 至于我們所提到的這些在線調試手段，可以根據不同的應用和設計進行選擇。因為不同的設計往往會有不同的約束和需求，例如可以根據閑置不使用引腳的數量、邏輯和存儲器資源剩余量大小等進行不同的在線調試方式選擇。（特權同學，版權所有） SignalProbe、Logic Analyzer Interface和SignalTap II Embedded Logic Analyzer三種方式的采樣或調試速率主要取決于設計本身的最大時鐘頻率，它們可以最大限度的對所有FPGA內部的信號節點進行訪問。在器件剩余的邏輯和存儲器資源充足的情況下，使用SignalTapII Embedded Logic Analyzer進行在線系統調試能夠達到最好的板級驗證和調試效果。當然了，在器件的邏輯和存儲器資源相對短缺的情況下，SignalProbe和Logic Analyzer Interface可以幫助將FPGA器件內部的信號引出到外部的引腳上，同樣便于使用外部的調試設備進行觀察。（特權同學，版權所有） |
