Verilog HDL 高級數(shù)字設(shè)計（英文版）

發(fā)布時間：2010-7-16 23:13 發(fā)布者：techieboy

關(guān)鍵詞： HDL , verilog

Verilog HDL 高級數(shù)字設(shè)計(英文版)
Advanced Digital Design with the Verilog HDL
（美）Michael D. Ciletti

用HDL(硬件描述語言)進行行為建模是現(xiàn)代ASIC(專用集成電路)設(shè)計的關(guān)鍵。要想成為某個杰出設(shè)計團隊的一員，必須掌握設(shè)計流關(guān)鍵階段中HDL的使用。本書內(nèi)容并不囿于基本原理和方法，比較適合數(shù)字設(shè)計入門課程之后較深入些的課程。本書重點討論使用HDL進行數(shù)字設(shè)計的方法。如果讀者學(xué)過邏輯設(shè)計的入門課程，將對閱讀本書有很大幫助。作者希望通過以下手段逐步實現(xiàn)重點目標(biāo)：．復(fù)習(xí)組合和時序邏輯的基本原理．介紹在設(shè)計中如何使用硬件描述語言．提供大量翔實的講解，使讀者能很快上手進行ASIC和／或FPGA(現(xiàn)場可編程門陣列)設(shè)計．提供較深入的、使用現(xiàn)代設(shè)計工具的實例，引導(dǎo)讀者簡化、驗證自己的設(shè)計并使其更明晰本書使用Verilog硬件描述語言作為通用的框架來支持所講述的設(shè)計活動，但本書的重點是開發(fā)、驗證并合成數(shù)字電路的設(shè)計，而不是Verilog 語言。大多數(shù)選過數(shù)字設(shè)計方面兩門以上課程的學(xué)生都應(yīng)該熟悉至少一門編程語言，而且能夠在閱讀本書時進行相關(guān)的繪圖工作。

本書通過大量完整的實例講解了使用Verilog HDL進行超大規(guī)模集成電路設(shè)計的結(jié)構(gòu)化建模方法、關(guān)鍵步驟和設(shè)計驗證方法等實用內(nèi)容。全書共分11章，涵蓋了建模、結(jié)構(gòu)平衡、功能驗證、故障模擬和邏輯綜合等關(guān)鍵問題，還有后綜合設(shè)計確認、定時分析及可測性設(shè)計等內(nèi)容。本書結(jié)構(gòu)清晰，內(nèi)容組織合理，適用于計算機、電子等相關(guān)專業(yè)本科高年級學(xué)生或研究生課程，同時也適用于對學(xué)習(xí)Verilog HDL及其在現(xiàn)代集成電路設(shè)計流中的應(yīng)用感興趣的專業(yè)人員。

本書的errata、源碼及其它資料詳見 http://eceweb.uccs.edu/ciletti/A ... 20Verilog%20HDL.htm

電子工業(yè)出版社出版有此書的英文版，也有相應(yīng)的中文翻譯版。

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part1.rar (7.63 MB)

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part2.rar (7.63 MB)

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part3.rar (7.63 MB)

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part4.rar (7.63 MB)

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part5.rar (4.67 MB)

本文地址：http://m.4huy16.com/thread-15420-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。

網(wǎng)友評論

ericyz1998 發(fā)表于 2010-11-6 11:14:26

好東西

why2010a 發(fā)表于 2010-11-10 10:18:08

謝謝

estein 發(fā)表于 2010-11-10 19:07:50

謝謝了！

mimo-hanson 發(fā)表于 2011-1-23 18:11:33

謝了！

mimo-hanson 發(fā)表于 2011-1-23 18:13:58

One file is best!

youngfq 發(fā)表于 2011-2-23 20:08:39

謝謝謝謝~~~

jimcmwang 發(fā)表于 2014-11-13 08:49:33

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part1.rar (7.63 MB, 下載次數(shù): 204)

jimcmwang 發(fā)表于 2014-11-13 08:50:34

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part2.rar (7.63 MB, 下載次數(shù): 192)

jimcmwang 發(fā)表于 2014-11-13 08:50:47

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part3.rar (7.63 MB, 下載次數(shù): 181)

jimcmwang 發(fā)表于 2014-11-13 08:51:01

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part4.rar (7.63 MB, 下載次數(shù): 168)

jimcmwang 發(fā)表于 2014-11-13 08:51:12

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part5.rar (4.67 MB, 下載次數(shù): 191)

jimcmwang 發(fā)表于 2016-4-23 12:36:41

Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part1.rar (7.63 MB, 下載次數(shù): 209)
  Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part2.rar (7.63 MB, 下載次數(shù): 198)
  Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part3.rar (7.63 MB, 下載次數(shù): 187)
  Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part4.rar (7.63 MB, 下載次數(shù): 173)
  Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part5.rar (4.67 MB, 下載次數(shù): 197)