|
前言 隨著通信技術(shù)的發(fā)展，標(biāo)準(zhǔn)化的基帶-射頻接口越來越受到各廠家的關(guān)注，在近幾年內(nèi)相繼出現(xiàn)了CPRI、OBSAI、TDRI接口標(biāo)準(zhǔn)。CPRI作為通用開放接口標(biāo)準(zhǔn)，由于其實(shí)現(xiàn)上的經(jīng)濟(jì)簡便性受到了多方廠家的支持，設(shè)備供應(yīng)商相繼推出了基于CRPI協(xié)議標(biāo)準(zhǔn)的拉遠(yuǎn)產(chǎn)品，另一方面基于CRPI協(xié)議的交換機(jī)和路由器也在逐漸的成熟和推廣。開放的通用接口為3G基站產(chǎn)品節(jié)約成本、提高通用性和靈活性提供了方便。 CPRI協(xié)議由愛立信、華為、NEC、北電和西門子五個(gè)廠家聯(lián)合發(fā)起制定，用于無線通訊基站中基帶到射頻之間的通用接口協(xié)議，對(duì)其它組織和廠家開放。CPRI大部分內(nèi)容主要針對(duì)WCDMA標(biāo)準(zhǔn)，為其可實(shí)現(xiàn)良好服務(wù)。經(jīng)分析，CPRI協(xié)議同樣適用于TD-SCDMA第三代移動(dòng)通訊標(biāo)準(zhǔn)。CPRI協(xié)議橫向分為物理層和數(shù)據(jù)鏈路層；縱向分為用戶平面、控制管理平面和同步平面，具有圖1所示的結(jié)構(gòu)。 硬件構(gòu)架與實(shí)現(xiàn) CPRI協(xié)議分析儀主要實(shí)現(xiàn)射頻單元、基帶單元的功能模擬。一方面采集數(shù)據(jù)進(jìn)行協(xié)議分析，另一方面則產(chǎn)生模擬數(shù)據(jù)進(jìn)行協(xié)議發(fā)送。基于圖1的協(xié)議結(jié)構(gòu)，分析儀由控制器、CPRI協(xié)議處理器、時(shí)鐘處理以及對(duì)外接口四個(gè)主要功能單元構(gòu)成，支持614.4Mbps、1.2288Gbps和 2.4576Gbps三種數(shù)據(jù)速率，原理框圖如圖2示。 差分信號(hào)的端接和匹配 CPRI分析儀板卡上存在LVDS、CML和LVPECL等多種差分電平，不同電平之間的互連需要精心地設(shè)計(jì)他們之間的匹配和端接，以實(shí)現(xiàn)穩(wěn)定可靠的工作。LVPECL到LVDS之間采用DC耦合，圖3和圖4顯示了61.44MHz時(shí)鐘在這種設(shè)計(jì)下的參數(shù)和仿真結(jié)果。 時(shí)序計(jì)算分析 所有的同步時(shí)序單沿采樣分析建立在如下兩個(gè)時(shí)序閉環(huán)公式的基礎(chǔ)上： 公式: 公式中各參數(shù)的含義及其來源可參考下表: 仿真計(jì)算結(jié)果顯示，SDRAM采樣保持時(shí)間不足，在實(shí)際操作中，將MCP的時(shí)鐘相位相對(duì) SDRAM時(shí)鐘的相位滯后0.6ns解決問題。 實(shí)際信號(hào)測試 控制信號(hào)的實(shí)測眼圖及其與采樣時(shí)鐘的相位關(guān)系見圖5、圖6。 根據(jù)實(shí)測數(shù)據(jù)推算，地址信號(hào)和數(shù)據(jù)信號(hào)在SDRAM處的采樣時(shí)間裕度分別為2.8ns和1.2ns，與仿真計(jì)算結(jié)果一致。 結(jié)論 通過嚴(yán)格的信號(hào)仿真和時(shí)序裕度計(jì)算，實(shí)時(shí)的調(diào)整設(shè)計(jì)和對(duì)板卡的布局布線優(yōu)化后，板卡性能表現(xiàn)良好，同時(shí)也減少了PCB的改版設(shè)計(jì)次數(shù)，節(jié)約了研發(fā)成本。在GHz級(jí)的設(shè)計(jì)中，PCB的設(shè)計(jì)非常重要，傳輸線的特性阻抗控制，過孔的特性阻抗控制，端接匹配的設(shè)計(jì)對(duì)信號(hào)的影響不容忽略。對(duì)于過孔，由于成本和性能上需要均衡，多層板卡的 無用焊盤引入的電容負(fù)載增大，在后續(xù)的EDA制圖工具中，支持中間層多余焊盤刪除的功能是必需的。隨著板卡集成度的提高，仿真計(jì)算等工作越來越顯得必要，憑經(jīng)驗(yàn)設(shè)計(jì)的年代逐漸久遠(yuǎn)，可預(yù)知的、可控制性設(shè)計(jì)需要滲透到每一個(gè)細(xì)節(jié)。 |
