|
Xilinx FPGA入門連載43：FPGA片內(nèi)ROM實(shí)例之功能概述 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1jGjAhEm 
該工程實(shí)例內(nèi)部系統(tǒng)功能框圖如圖所示。我們通過IP核例化一個ROM，定時遍歷讀取其所有地址的數(shù)據(jù)。通過ISE集成的在線邏輯分析儀chipscope，我們可以觀察ROM的讀時序。
本實(shí)例工程模塊層次如圖所示。
● Pll_controller.v模塊產(chǎn)生FPGA內(nèi)部所需時鐘信號。 ● Rom_test.v模塊例化FPGA片內(nèi)ROM，并產(chǎn)生FPGA片內(nèi)ROM讀地址，定時遍歷讀取ROM中的數(shù)據(jù)。 ● Chipscope_debug.cdc模塊引出ROM的讀取信號總線，通過chipscope在ISE中在線查看ROM讀取時序。 |
