国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

Xilinx FPGA入門連載48:FPGA片內RAM實例之RAM配置

發布時間:2016-1-22 13:06    發布者:rousong1989
Xilinx FPGA入門連載48FPGA片內RAM實例之RAM配置
特權同學,版權所有
配套例程和更多資料下載鏈接:
http://pan.baidu.com/s/1jGjAhEm
1新建源文件
打開ISE工程,如圖所示,在“Design à Implementation à Hierarchy”中的任意位置單擊鼠標右鍵,彈出菜單中選擇“New Source..”。
在“New Source Wizard”中,做如圖所示的設置。
●  “Select Source Type”中選擇新建文件類型為“IP(CORE Generator & Architecture Wizard)”。
●  “File name”即文件名,我們命名為“ram_controller”。
●  “Location”下面輸入這個新建文件所存放的路徑,我們將其定位到工程路徑下的“ipcore_dir”文件夾下。
●  勾選上“Add to project”。
         完成以上設置后,點擊“Next”進入下一步。
2IP選擇
在“Select IP”頁面中,如圖所示,我們在“Viewby Function”下面找到“Memories &Storage Elements à RAMs & ROMs à Block Memory Generator”,單擊選中它,接著點擊“Next”進入下一步。
         如圖所示,彈出“Summary”頁面后,點擊“Finish”即可。
3 RAM配置
         彈出的第1個頁面中,如圖所示,“InterfaceType”選擇“Native”,然后點擊“Next”到下一個配置頁面。
         彈出的第2個頁面中,如圖所示,“Memory Type”選擇“Single Port RAM”,其他配置默認即可,然后點擊“Next”到下一個配置頁面。
         彈出的第3個頁面中,如圖所示,RAM位寬“Read Width”輸入“8”bit;ROM深度“Depth”輸入“32”。其他配置默認即可,然后點擊“Next”到下一個配置頁面。
         余下3個頁面均使用默認設置即可,點擊“Generate”生成RAM。

本文地址:http://m.4huy16.com/thread-160256-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 電動兩輪車設計生態系統
  • 常見深度學習模型介紹及應用培訓教程
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表