国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

cadence之器件原理封裝的提取

發(fā)布時間:2016-2-29 14:04    發(fā)布者:designapp
關鍵詞: cadence , capture , PCB
  有好幾個同事問我cadence之capture中關于保存元器件封裝的問題。
  我們知道,封裝庫的管理是非常重要的事情,是我們所有工程設計的基礎,封裝庫有一丁點的錯誤,可能辛苦幾個月的設計就白費了,比如:電源管腳、地管腳定義錯、地址線數(shù)據(jù)線接反、多定義管腳、少定義管腳等(原理圖封裝如此,PCB封裝也不例外),所以針對比較復雜的元器件,比如FPGA、CPU,動輒上千個管腳,如果自己一個管腳一個管腳畫的話,再加上核對的時間,可能需要一周時間,并且還容易出錯。這時候拿來主義就用到了,別人成熟的封裝,調試沒有問題,我們用著比較踏實。其實我們完全可以將別人的.olb庫文件拿來自己調用。有幾個同事直接拿來別人的.dsn原理圖文件,想從這個文件中提取封裝,但是總是不能成功,所以拿出來與大家分享。下圖中這個FPGA芯片為欲提取的元器件:
  


  首先點中該器件,右鍵點擊edit part,
  出現(xiàn)如下的界面:
  


  這個時候我們想將該器件存入到我們自己的原理庫里面,但是save as老是灰色的,不讓我們保存,好幾個同事問我的時候都是這種情形,其實離成功只差一點點,看我的:
  先不save as,而是點擊view->package,出現(xiàn)如下界面,可以看到所有的part都顯示出來了:


  這個時候再點一下save as,怎么樣,就可以看到可以讓存儲了,在彈出的對話框里選擇存儲路徑、準備存入的庫文件名稱、以及自己給這個新器件的名字就可以了。
  怎么樣,看到這里,是不是自己也準備試一下啊,抓緊找個工程驗證一下吧!
                               
                                                               
                               
               
本文地址:http://m.4huy16.com/thread-161418-1-1.html     【打印本頁】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據(jù)著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區(qū)
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • Microchip第22屆中國技術精英年會——采訪篇
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • Microchip第22屆中國技術精英年會上海首站開幕
  • 貿澤電子(Mouser)專區(qū)

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表