|
EDA（電子設(shè)計自動化）軟件巨頭Cadence Design Systems正式宣布與西雅圖初創(chuàng)公司ChipStack達(dá)成收購協(xié)議，將后者20人核心團(tuán)隊及生成式AI驗證技術(shù)納入麾下。此次收購延續(xù)了Cadence通過技術(shù)并購強(qiáng)化AI布局的戰(zhàn)略路徑，標(biāo)志著芯片設(shè)計行業(yè)向“自動化驗證”時代邁出關(guān)鍵一步。 ChipStack由伊利諾伊大學(xué)計算機(jī)科學(xué)博士Kartik Hegde與谷歌、高通技術(shù)專家Hamid Shojaei于2023年末聯(lián)合創(chuàng)立，核心成員來自Meta、NVIDIA等科技巨頭。其開發(fā)的生成式AI驗證平臺通過深度理解芯片設(shè)計邏輯，可自動生成驗證場景、優(yōu)化測試用例，并在仿真與形式化驗證環(huán)節(jié)實現(xiàn)70%以上的周期壓縮。例如，某AI芯片初創(chuàng)公司采用該技術(shù)后，將原本需6個月的驗證流程縮短至7周，同時覆蓋了98%的邊界條件。 該技術(shù)已獲得全球頂尖芯片團(tuán)隊的青睞，客戶涵蓋大型半導(dǎo)體企業(yè)、超大規(guī)模科技公司及AI芯片新銳。其AI代理技術(shù)能精準(zhǔn)識別設(shè)計中的潛在風(fēng)險，通過動態(tài)調(diào)整驗證策略，使功能驗證時間從數(shù)周壓縮至數(shù)天。AI2孵化器總經(jīng)理Jacob Colker評價稱，這是“定義新時代創(chuàng)業(yè)精神的應(yīng)用型AI創(chuàng)新”。 此次收購并非Cadence與ChipStack的首次合作。雙方此前已將Cadence的Xcelium邏輯仿真器、Jasper形式化驗證平臺與ChipStack的AI引擎深度集成，在多個項目中驗證了技術(shù)互補性。例如，某5nm工藝芯片項目通過聯(lián)合方案，將驗證資源占用率降低40%，同時發(fā)現(xiàn)傳統(tǒng)方法遺漏的3類時序違規(guī)。 隨著ChipStack團(tuán)隊加入Cadence加州總部，其AI代理技術(shù)將全面嵌入Cadence全流程驗證解決方案。Cadence承諾，未來將把ChipStack的功能無縫整合至自身產(chǎn)品組合，客戶可繼續(xù)享受統(tǒng)一的技術(shù)支持與服務(wù)體系。這一安排既保障了現(xiàn)有客戶的體驗延續(xù)性，又為Cadence在AI驅(qū)動設(shè)計領(lǐng)域構(gòu)建了差異化壁壘。 當(dāng)前，EDA行業(yè)正經(jīng)歷AI與設(shè)計流程的深度融合。臺積電16nm FinFET工藝認(rèn)證、三星5nm GAA晶體管設(shè)計等前沿項目，均依賴Cadence的AI增強(qiáng)型工具鏈。而ChipStack技術(shù)的加入，將進(jìn)一步推動驗證環(huán)節(jié)從后端向設(shè)計初期遷移。據(jù)行業(yè)估算，采用整合方案后，先進(jìn)制程芯片的研發(fā)成本可降低25%，上市周期縮短6-8個月。 Cadence明確表示，收購后將維持ChipStack的產(chǎn)品路線圖，并依托全球渠道加速技術(shù)普及。其長期目標(biāo)是將芯片設(shè)計周期從2-3年壓縮至1個月內(nèi)，通過AI提取關(guān)鍵驗證要素，實現(xiàn)“小團(tuán)隊快速創(chuàng)新”。這一愿景與ChipStack創(chuàng)始團(tuán)隊的理念高度契合——Kartik Hegde在LinkedIn發(fā)文中強(qiáng)調(diào)：“加入Cadence是技術(shù)普惠的最佳路徑，我們將共同推動芯片研發(fā)方式的變革。” |
