|
本文提出了一種新穎的放大器結(jié)構(gòu)。它由兩部分組成:前面為跨導(dǎo)放大器,后面則是由電阻反饋形成的跨阻放大器,兩種放大器的組合構(gòu)成了具有高輸入阻抗、低輸出阻抗的電壓放大器。與普通放大器不同的是,在我們設(shè)計(jì)的工作條件下,它輸出端的極點(diǎn)幾乎不受負(fù)載電容的影響。用該放大器作為預(yù)放大級,驅(qū)動(dòng)一單級主放大器所構(gòu)成的兩級運(yùn)放在負(fù)載電容為4pf的情況下實(shí)現(xiàn)了超過1GHz的增益帶寬積,瞬態(tài)分析的結(jié)果表明它可以在10ns內(nèi)達(dá)到0。01%的精度(閉環(huán)增益為8),而功耗僅有25mW,遠(yuǎn)低于同性能其他結(jié)構(gòu)的放大器,非常適合作為高速高精度流水線模數(shù)轉(zhuǎn)換器中的首級余量放大器使用。 流水線ADC以其高速高精度低功耗的優(yōu)點(diǎn)得到廣泛應(yīng)用。近些年來,流水線ADC發(fā)展的趨勢是通過減少每級的位數(shù),降低對電路中主要功耗元件余量放大器增益帶寬積(GBW)的要求,從而降低整個(gè)系統(tǒng)的功耗。但因?yàn)槊考壎辔坏慕Y(jié)構(gòu)能夠顯著提高ADC的線性,并且可以減少總的級數(shù)以及放低對后面各級精度的要求,所以在高精度的場合有利于性能的提高和功耗的優(yōu)化。由于上述原因,很多高精度的ADC采用第一級多位的結(jié)構(gòu),這樣就要求首級余量放大器有較大的閉環(huán)增益,對它的增益帶寬積提出了很高的要求,設(shè)計(jì)高增益帶寬積低功耗的運(yùn)算放大器成為實(shí)現(xiàn)這種高速高精度流水線ADC性能的關(guān)鍵。 流水線模數(shù)轉(zhuǎn)換器中常用的運(yùn)算放大器有:Miller補(bǔ)償?shù)膬杉壗Y(jié)構(gòu)圖1(a),單級結(jié)構(gòu)圖1(b)以及帶有預(yù)放大級的兩級結(jié)構(gòu)圖1(c)。Miller補(bǔ)償?shù)膬蓸O結(jié)構(gòu)優(yōu)點(diǎn)是直流增益高,但是該放大器主極點(diǎn)在內(nèi)部,而輸出端還存在一個(gè)位置較低的非主極點(diǎn),這大大限制了它的速度,而要將非主極點(diǎn)推到較高的頻率需要增加很大的功耗。單級放大器主極點(diǎn)在輸出端,內(nèi)部沒有位置較底的極點(diǎn),并且通過采用共源共柵結(jié)構(gòu)或者增益自舉(gain-boost)技術(shù)同樣可以達(dá)到很高的直流增益,因此非常適合應(yīng)用在高速場合。但是當(dāng)放大器需要工作在較低的反饋系數(shù)下即實(shí)現(xiàn)大的閉環(huán)增益時(shí),單級放大器所需的功耗迅速增加,這是因?yàn)?單級放大器的增益帶寬積為gm/C1(gm為放大器輸入管跨導(dǎo),C1為輸出端有效負(fù)載電容),其環(huán)路增益帶寬約為fgm/C1(f為反饋系數(shù)),當(dāng)負(fù)載電容一定時(shí),為達(dá)到規(guī)定的速度(速度決定于環(huán)路增益帶寬),反饋系數(shù)的減小要求放大器跨導(dǎo)增大;在管子尺寸一定的情況下,跨導(dǎo)與電流的平方根成正比,即反饋系數(shù)減小一半,放大器功耗增加為原來的四倍。 Miller補(bǔ)償?shù)膬杉壗Y(jié)構(gòu)也存在類似的問題。帶有預(yù)放大級的兩級放大器(跨導(dǎo)自舉放大器)是在單級放大器的基礎(chǔ)上加入一高速預(yù)放大電路(如圖1c所示),該預(yù)放大電路通常只需達(dá)到幾倍的直流增益,但必須有很大的帶寬,即不引入較低頻率的極點(diǎn),以保證兩級運(yùn)放的穩(wěn)定性。該結(jié)構(gòu)放大器的增益帶寬積為Agm/C1(A為預(yù)放大電路的直流增益),預(yù)放大級的加入使整個(gè)放大器的增益帶寬積提高為原來的A倍,而這僅僅以預(yù)放大電路本身較小的功耗為代價(jià),因此在需要很高增益帶寬積的放大器時(shí),帶有預(yù)放大級的兩極結(jié)構(gòu)是較理想的選擇。 在設(shè)計(jì)預(yù)放大電路時(shí),特別是在高速電路中,主要難點(diǎn)是增加它的帶寬,使預(yù)放大電路所有的極點(diǎn)都遠(yuǎn)離整個(gè)放大器閉環(huán)工作的3dB帶寬,這樣才能保證放大器閉環(huán)工作的穩(wěn)定性。通常的預(yù)放大電路如圖1(c)所示,它在其輸出端引入值為1/(gMLCeff)的極點(diǎn)(gML為管ML的跨導(dǎo),Ceff為預(yù)放大電路輸出端(節(jié)點(diǎn)①)的等效負(fù)載電容,主要是管M2的柵電容)。 電路設(shè)計(jì)中,為了獲得大的跨導(dǎo),管M2尺寸一般較大,帶來的問題是較大的寄生柵電容,從而導(dǎo)致節(jié)點(diǎn)①處的極點(diǎn)頻率較低,影響整個(gè)電路的速度或穩(wěn)定性,而要將該極點(diǎn)推倒足夠高的頻率,需要較大的功耗。本文下面要介紹的是我們設(shè)計(jì)的一種結(jié)構(gòu)新穎的放大器,用它作為預(yù)放大級可以解決普通預(yù)放大電路由于負(fù)載電容較大帶來的穩(wěn)定性問題,并且不需要增加太多的功耗。該放大器驅(qū)動(dòng)一單級放大器所構(gòu)成的兩極運(yùn)放在有效負(fù)載電容為4pf的情況下實(shí)現(xiàn)了超過1GHz的增益帶寬積,其功耗與同性能的其他結(jié)構(gòu)放大器相比大大降低。 放大器結(jié)構(gòu)及工作原理 我們所設(shè)計(jì)的放大器如圖2所示,它由兩部分構(gòu)成,虛線左側(cè)為折疊共源共柵的跨導(dǎo)放大器,右側(cè)則是由電阻反饋所形成的跨阻放大器。跨導(dǎo)放大器的特點(diǎn)是高輸入阻抗和高輸出阻抗,而跨阻放大器則是低輸入阻抗和低輸出阻抗,它們的結(jié)合構(gòu)成了具有低輸出阻抗的電壓放大器。下面對該電路進(jìn)行具體解釋。 為簡化分析,忽略非關(guān)鍵節(jié)點(diǎn)極點(diǎn)的影響,將放大器簡化為圖3所示的等效電路:Ro1、Ro2、C1、C2分別為節(jié)點(diǎn)①、②處的等效電阻和有效負(fù)載電容;Rf為反饋電阻,它分別連接于共源放大器的輸入和輸出端,形成電壓并聯(lián)負(fù)反饋,降低該級的輸入輸出電阻;gm1、gm2則分別為管M1、M2的跨導(dǎo)。由于Ro1、Ro2均為很大的電阻(遠(yuǎn)大于1/gm1或1/gm2),其影響可以忽略不計(jì)。需要特別指出的是,該電路的設(shè)計(jì)必須滿足C1≤C2(實(shí)際電路中一般都很容易滿足該條件),下面的討論都是在這個(gè)前提條件下進(jìn)行的。 根據(jù)基爾霍夫電流定律列方程: gm1Vi+VxsC1+(Vx-V0)/Rf=0(1) gm2Vx+V0sC2+(V0-Vx)/Rf=0(2) 解方程組得: 由傳輸函數(shù)看出,該放大器可以等效為一二階系統(tǒng),其直流增益為: A=gm1(Rf-1/gm2)(4) 它的極點(diǎn)就是方程1+s(C1+C2)/gm2+s2C1C2Rf/gm2=0的根,值為: 其中, 因?yàn)镃2≥C1 所以,C≈C1,C1+C2≈C2(7) 當(dāng)Δ≥0即C1+C2≥gm2RfC時(shí),方程有兩實(shí)根,即放大器有兩個(gè)實(shí)極點(diǎn) 由式(8)、(9)看出,隨著C2的增加極點(diǎn)s1的絕對值顯著減小,即極點(diǎn)頻率隨C2的增大而降低,這不利于放大器的穩(wěn)定。 當(dāng)C1+C2 公式(10)表明,共厄極點(diǎn)的實(shí)部取決于C1,幾乎不受C2值的影響。合理的電路設(shè)計(jì)可以保證C1是一個(gè)很小的值,從而使整個(gè)電路的極點(diǎn)位于很高的頻率。 由上面的分析可以得到以下結(jié)論:當(dāng)C1≤C2,并且C1+C2模擬結(jié)果 利用我們所提出的預(yù)放大電路,設(shè)計(jì)了圖4所示的運(yùn)算放大器。它是兩級結(jié)構(gòu),前級為預(yù)放大電路,后級為套桶式放大器。 若需要更高的直流增益或者較大的輸出電壓擺幅,圖中所示單級放大器可以采用增益自舉放大器。 該兩極運(yùn)算放大器用于實(shí)現(xiàn)8倍的閉環(huán)增益,用0.35μmCMOS工藝模型在Spice中進(jìn)行模擬,模擬的電路示意圖見圖5。當(dāng)輸入為0.125V的階躍信號時(shí),Hspice瞬態(tài)分析的結(jié)果如圖6所示: 由模擬結(jié)果得到運(yùn)算放大器的各種參數(shù)值如表1所示: 若去掉預(yù)放大級而僅僅采用后面的單級放大器,即使將輸入管的尺寸加倍,也需要高達(dá)80mW的功耗。并且增大輸入管的尺寸會(huì)使放大器的輸入端寄生電容增加,而應(yīng)用于流水線ADC中時(shí),該電容會(huì)影響ADC的各項(xiàng)性能。 與單級放大器相比,圖4所示電路還有一個(gè)突出的優(yōu)點(diǎn):輸入共模范圍大。當(dāng)然單級電路也可以采用折疊共源共柵結(jié)構(gòu)來增加輸入共模范圍,但采用這種結(jié)構(gòu)會(huì)使功耗大大增加。 對于預(yù)放大級,從Hspice的輸出文件中提取各項(xiàng)參數(shù)代入(4),(10)中進(jìn)行計(jì)算,計(jì)算結(jié)果與模擬結(jié)果對比如表2: 可以看到,理論計(jì)算值與實(shí)際模擬結(jié)果十分接近,證明了前面所做推導(dǎo)的正確性。 總結(jié) 本文介紹了一種適用于高速高精度流水線ADC的運(yùn)算放大器,它是帶有預(yù)放大級的兩級結(jié)構(gòu)。其中,用做預(yù)放大級的放大器是由我們特殊設(shè)計(jì)的,它在負(fù)載電容較大的情況下仍能達(dá)到很高的帶寬,我們對它的傳輸函數(shù)進(jìn)行了理論推導(dǎo),模擬結(jié)果證實(shí)了推導(dǎo)結(jié)論的正確性。用0.35μmCMOS工藝所設(shè)計(jì)的該類型運(yùn)算放大器在負(fù)載電容為4pf的情況下,實(shí)現(xiàn)了超過1GHz的增益帶寬積,功耗僅為25mW,遠(yuǎn)低于同性能其他結(jié)構(gòu)的放大器。 |
