FPGA+DSP數(shù)據(jù)采集系統(tǒng)

發(fā)布時間：2016-8-10 14:28 發(fā)布者：yicunyu

關(guān)鍵詞： DSP+FPGA , 數(shù)據(jù)采集系統(tǒng)

DSP+FPGA結(jié)構(gòu)最大的特點是結(jié)構(gòu)靈活,有較強的通用性,適于模塊化設(shè)計,從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護和擴展。

例如,一個由DSP+FPGA 結(jié)構(gòu)實現(xiàn)的實時信號處理系統(tǒng)中,低層的信號預(yù)處理算法處理的數(shù)據(jù)量大,對處理速度的要求高,但運算結(jié)構(gòu)相對比較簡單,適于用FPGA進行硬件實現(xiàn),這樣能同時兼顧速度及靈活性。高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少,但算法的控制結(jié)構(gòu)復(fù)雜,適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現(xiàn)。

FPGA可以完成模塊級的任務(wù),起到DSP的協(xié)處理器的作用。它的可編程性使它既具有專用集成電路的速度,又具有很高的靈活性。

DSP具有軟件的靈活性;而FPGA具有硬件的高速性,從器件上考察,能夠滿足處理復(fù)雜算法的要求。這樣DSP+FPGA的結(jié)構(gòu)為設(shè)計中如何處理軟硬件的關(guān)系提供了一個較好的解決方案。同時,該系統(tǒng)具有靈活的處理結(jié)構(gòu),對不同結(jié)構(gòu)的算法都有較強的適應(yīng)能力,尤其適合實時信號處理任務(wù)。

這是自己做的DSP+FPGA的樣板做實時數(shù)據(jù)采集，或者做控制，接口全部印出來，還可以吧哈哈

交流qq"956250037

EP1C12Q240C8.pdf

1.13 MB, 下載積分: 積分 -1

本文地址：http://m.4huy16.com/thread-171785-1-1.html 【打印本頁】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點和對其真實性負責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時間更正或刪除。