|
例說FPGA連載32：PLL例化配置與LED之使用Pin Planner進行引腳分配 特權同學，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1c0nf6Qc 如圖3.18所示，點擊菜單欄“AssignmentsàPin Planner”。 圖3.18 菜單選擇Pin Planner 在彈出的“Pin Planner”中，找到如圖3.19所示的“All Pins”選項卡。“Node Name”羅列了所有在設計工程的頂層代碼中申明過的引腳信號，我們找到它們所對應的“Location”列，這里可以輸入或者查找相應的引腳進行分配。 圖3.19 Pin Planner界面 如圖3.20所示，我們給ext_clk對應的Location列輸入了引腳號“E15”。這就完成了ext_clk信號的引腳分配。 圖3.20 Pin Planner引腳分配 引腳分配是基于什么？拍拍腦袋，隨心所欲？非也，引腳的分配一定是有理有據，那就是我們已經設計好的硬件原理圖。如圖3.21所示，這里FPGA所使用的時鐘信號ext_clk對應原理圖上的網絡名CLK_25M，它的FPGA引腳號是E15，那么我們就給它分配E15。 圖3.21 時鐘信號的引腳連接原理圖
| 
發表于 2016-9-14 16:39:49
收藏
頂
踩