Verilog數字系統設計-RTL綜合、測試平臺與驗證(第二版)

發布時間：2010-7-28 15:24 發布者：techieboy

【原書名】 Verilog Digital System Design 2 edition
【原出版社】 McGraw-Hill Professional
【作　　者】(美)Zainalabedin Navabi
【譯　　者】李廣軍;陳亦歐;李林;竇恒

本書主要講述基于IEEE Std 1364—2001版本的Verilog硬件描述語言，著重講述了如何Verilog進行數字系統的設計、驗證及綜合。根據數字集成電路設計的工程需求，本書重點關testbench的設計編寫、驗證和測試技術，深入講述基于VerilogHDL的開關級、門級、寄存器傳輸(RTL)、行為級和系統級建模技術，從而使讀者能盡快掌握硬件電路和系統的高效Verilog編程技術。書中把RTL描述、電路綜合和testbench驗證測試技術緊密結合，給出了多個從設計描述到驗證的RTL數字電路模塊和系統的設計實例。

本書的設計與講解由淺入深，對于ASIC設計工程師來說，本書是一本非常好的自學教材，既適合高年級本科生作為教材，也適合研究生第一年的課程需求。作為本科生和研究的數字系統設計知識和計算機組織結構知識的補充，本書也很有價值。

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part1.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part2.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part3.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part4.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part5.rar (1.94 MB)

本文地址：http://m.4huy16.com/thread-17538-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。