|
【原 書 名】 Verilog Digital System Design 2 edition 【原出版社】 McGraw-Hill Professional 【作 者】(美)Zainalabedin Navabi 【譯 者】 李廣軍;陳亦歐;李林;竇恒
本書主要講述基于IEEE Std 1364—2001版本的Verilog硬件描述語言,著重講述了如何Verilog進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)、驗(yàn)證及綜合。根據(jù)數(shù)字集成電路設(shè)計(jì)的工程需求,本書重點(diǎn)關(guān)testbench的設(shè)計(jì)編寫、驗(yàn)證和測試技術(shù),深入講述基于VerilogHDL的開關(guān)級(jí)、門級(jí)、寄存器傳輸(RTL)、行為級(jí)和系統(tǒng)級(jí)建模技術(shù),從而使讀者能盡快掌握硬件電路和系統(tǒng)的高效Verilog編程技術(shù)。書中把RTL描述、電路綜合和testbench驗(yàn)證測試技術(shù)緊密結(jié)合,給出了多個(gè)從設(shè)計(jì)描述到驗(yàn)證的RTL數(shù)字電路模塊和系統(tǒng)的設(shè)計(jì)實(shí)例。 本書的設(shè)計(jì)與講解由淺入深,對(duì)于ASIC設(shè)計(jì)工程師來說,本書是一本非常好的自學(xué)教材,既適合高年級(jí)本科生作為教材,也適合研究生第一年的課程需求。作為本科生和研究的數(shù)字系統(tǒng)設(shè)計(jì)知識(shí)和計(jì)算機(jī)組織結(jié)構(gòu)知識(shí)的補(bǔ)充,本書也很有價(jià)值。
Verilog 數(shù)字系統(tǒng)設(shè)計(jì)—RTL綜合、測試平臺(tái)與驗(yàn)證(第二版).part1.rar
(7.63 MB)
Verilog 數(shù)字系統(tǒng)設(shè)計(jì)—RTL綜合、測試平臺(tái)與驗(yàn)證(第二版).part2.rar
(7.63 MB)
Verilog 數(shù)字系統(tǒng)設(shè)計(jì)—RTL綜合、測試平臺(tái)與驗(yàn)證(第二版).part3.rar
(7.63 MB)
Verilog 數(shù)字系統(tǒng)設(shè)計(jì)—RTL綜合、測試平臺(tái)與驗(yàn)證(第二版).part4.rar
(7.63 MB)
Verilog 數(shù)字系統(tǒng)設(shè)計(jì)—RTL綜合、測試平臺(tái)與驗(yàn)證(第二版).part5.rar
(1.94 MB)
|
|
下了慢慢看. 感謝分享! |
| 謝謝。。 |
|
下了慢慢看. 感謝分享! |
| 謝謝 |
| good!!! |
| Smart Boy! |
![]() |
| 好網(wǎng)站是做出來的! |
| 愛死你了! |
| 要是一個(gè)壓縮包多好呀! |
| 下完了! |
| 要多少分才能下完哦 |
| 我一直找不到合適的RTL方面的書 |
| 要是電子版好的話,就去買書看 |
| 謝謝分享 |
| 謝謝樓主 |
| 學(xué)習(xí) |
| 謝謝 |
| 好 |