|
1 ADS1211的結構及特點 ADS1211是美國Burr-Brown公司生產(chǎn)的高精度模數(shù)轉換（A/D）芯片,它采用24腳雙列直插式封裝形式,圖1是ADS1211的引腳排列,各引腳的功能如表1所列。 表1 ADS1211的引腳功能 
ADS1211是具有高精度寬動態(tài)范圍的A/D轉換芯片,它帶有自校正∑-ΔA/D轉換器。其內部由可編程增益放大器、二階∑-Δ調制器、調制控制單元、可編程數(shù)字濾波器和微處理器組成,其中微處理器含有指令寄存器、命令寄存器、數(shù)據(jù)寄存器、校正寄存器、串行接口、時鐘產(chǎn)生電路、+2.5V基準源、+3.3V參考電壓源以4通道差動輸入模擬開關等。圖2是ADS1211的內部結構框圖。當ADS1211再次上電復位時,首先由微處理器將內部所有的寄存器復位成缺省狀態(tài),并將調制器復位成穩(wěn)定狀態(tài),再以850Hz的頻率進行自校準,然后時入轉換狀態(tài)（即正常操作模式）。ADS1211的主要特點如下： ●采用∑-ΔA/D轉換方式; ●具有24位無誤碼率,其線性誤差小于0.0015%; ●在10Hz時,可獲得23位有效分辨率,在1000Hz時,可達到20位的有效分辨能力; ●采用4通道差動輸入; ●內含可編程增益放大器,放大倍數(shù)可在1,2,4,8,16中選取; ●帶有內部/外部基準源; ●芯片內有半自動校準功能; ●與SPI兼容,并可提供雙線控制模式。 2 ADS1211的重要寄存器設置 2.1 指令寄存器（2N5R） ADS1211中的指令寄存器格式及其設置說明如圖3所示。 2.2 命令寄存器（CMR） 圖4是ADS1211中的命令寄存器格式。其各位的含義和設置如下： BIAS：偏置電壓輸出開/關位。BIAS為“0”時為關狀態(tài);為“1”時為開狀態(tài); REF0：基準電壓輸出開/關位。為“0”時為關狀態(tài);為“1”時為開狀態(tài); DF：數(shù)據(jù)輸出格式位。“0”為二進制補碼;“1”為偏移二進制碼; V/B：數(shù)據(jù)極性位�！�0”為雙極性;“1”為單極性; BD：字節(jié)順序位為“0”時表示先讀最高字節(jié);為“1”表示先讀最低字節(jié); MSB：位順序控制位�！�0”表示先讀最高位;“1”表示先讀最低位; SDL：數(shù)據(jù)輸出引腳選擇位。為“0”時,選擇SDL為輸出;為“1”時,選擇Sdout為輸出; DRDY：數(shù)據(jù)準備就緒位。“0”為準備好;“1”為未準備好; G2～G0：增益選擇控制位。 MD2～MD0：操作模式位,其操作方式的選擇如表2所列。 表2 ADS1211的操作模式選擇 [table][/table]
CH1～CH0：通道選擇位,該兩位組合為00、01、10、11可分別用來選擇1通道到通道4。 SF2～SF0：加速因子選擇位,從000～100的五種組合分別表示選擇1、2、4、8和16。 DR12～DR0：抽取率選擇位,其有效范圍為20～8000。ADS1211的轉換速率和加速因子的關系如下： 轉換速率fDATA=fxin·TMR512抽取率 式中：fxin指的是從Xm引腳引入的時鐘信號的頻率;TMR則是指加速因子的值; 應當注意的是：增益和加速因子的乘積應不大于16。 2.3 輸出數(shù)據(jù)寄存器（DOR） 輸出數(shù)據(jù)寄存器DOR是一個24位寄存器,可用來存放最新的轉換結果,DOR內容剛好在DRDY信號由高變低前被更新,如果在（1/fDATA-12×1/fxin）所定義的時間間隔內設有讀取DOR的內容,則原有的內容將被覆蓋。 另外,OCR和FCR寄存器還可用于存放零點校正和滿量程校正參數(shù)值。 3 ADS1211與89C52的接口電路 圖5是在測量三相電壓和電流時的ADS1211與89C52單片機的實際硬件接口電路,筆者采取從動方式,并采用四線制方式來實現(xiàn)ADS1211與單片機的接口,即將DRDY、SCLK、SDIO、SDOUT四條接口信號線分別接至89C52單片機的P1.1、P1.2、P1.3、P1.4引腳。 4 串行接口讀/寫時序 圖6是ADS1211在從動方式下將片選端固定接地時與單片機進行接口的軟件讀/寫時序。 5 軟件流程圖 根據(jù)圖5所示的ADS1211與單片機的接口電路給出的程序流程圖如圖7所示。 如果將電路設置為從動方式,那么增益GAIN應選為1,加速因子TMR為1,fXIN選擇10MHz,抽取率（DR）為1952（即0011110100000）,fDATA為10MHz并選擇單極性輸入和半自動校準方式,同時選擇通道輸入1,那么,具體的測量程序和讀寫延時子程序如下： 測量主程序： SDIO EQV P1.3 SCLK EQV P1.2 DRDY EQV P1.1 SDOUT EQV P1.4 ORG 0000H CLR EA CLR SCLK LCALL TIME ;延時子程序 JB DRDY,$ NOP NOP MOV A,#64H LCALL WRBYTE;WRITE-INSR NOP NOP MOV A,#52H LCALL WRBYTE; MOV A,#20H LCALL WRBYTE; MOV A,#70H LCALL WRGYTE; MOV A,#0AON LCALL WRBYTE;WRITE-CMR SETB DRDY JB DYDY,$ NOP NOP MOV A,#0AON LCALL WRTYTE;WRITE-INSR NOP NOP LCALL RDBYTE MOV 22H,A; LCALL RDBYTE MOV 21H,A; LCALL RDBYTE MOV 20H,A;READ-DOR SETB DRDY . . . 讀數(shù)據(jù)子程序; RDBYTE：MOV R7,#8 RDBYTE1：SETB SCLK MOV C,SDOUT CLR SCLK RLC A DJNZ R7,RDBYTE1 RET 寫數(shù)據(jù)子程序： WRBYTE：MOV R7,#8 WRBYTE1：RLC A SETB SCLK MOV SDIO,C CLK SCLK DJZN R7,WRBYTE1 RET 延時子程序： TIME：MOV R6,#10 TIME1：MOV R7,#OFFH DJNZ R7,$ DJNZ R6,TIME1 RET 6 注意事項 利用該方法設計接口電路時,應注意以下兩點： （1）地線要盡量短而粗,數(shù)字地和模擬地要分開布線,并要在一點匯合,模擬地可布置在ADS1211芯片的下面,但數(shù)字信號應避免布在AD78715芯片的下面, 時鐘信號要用數(shù)字地屏蔽,輸入的模擬信號要用模擬地屏蔽。 （2）模擬電源AVDD和數(shù)字電源DVDD最好分開用,最好使用精密基準電源,因為精密其準電源可以提高測量數(shù)據(jù)的穩(wěn)定度。 |
