|
cadence約束管理器在PCB設計規則設置中是必不可少的，它也稱為DRC檢查規則，用來確定電路板的走線規則是否符合PCB設計要求。本節主要是給大家介紹約束管理器的6個界面。 首先，可以通過菜單Setup/constraints/Constraint Manager…或者點擊圖標 2016_12_20_1482200678_930859.jpg進入約束管理器。 電氣規則設置界面 1 
Electrical：電氣規則設置選項，在Electrical Constraint Set中設置不同的電氣規則，在Net下將前面的規則賦予需要的網絡 物理規則設置界面 2
Physical：物理規則設置選項，在Physical Constraint Set中設置不同的物理規則，在net下將前面的規則賦予需要的網絡；其中Region 是區域規則，主要針對BGA、引腳間距小、出線密度高的器件，需繪制一個區域框并賦予區域規則，區域內線寬和間距都可能小于區域外，物理規則下能夠賦予物理規則。 間距規則設置界面 3
Spacing：間距規則設置選項，在Spacing Constraint Set中設置不同的物理規則，在net下將前面的規則賦予需要的網絡，Net Class-Class是設置網絡類之間的間距，補充網絡間距之間的不足。Region中可以賦予區域間距規則。 同名網絡間距規則設置界面 4
Same Net Spacing：同名網絡間距設置選項，即一個網絡本身之間的間距，主要是在需要繞線時運用。 屬性設置界面 5
DRC界面 6
DRC：DRC錯位查看選項，能夠查看不同規則下錯誤的數量和位置，以及和錯誤相關的規則約束條件。 對高速PCB設計軟件 cadence16.6版本約束管理器界面進行介紹完畢后，下期繼續為大家介紹與網絡有關的約束與規則的講解。 |
