|
1 引言 鎖相環(huán)是模擬及數(shù)模混合電路中的一個(gè)重要模塊，在各種鎖相環(huán)結(jié)構(gòu)中，電荷泵鎖相環(huán) （CPPLL）因其穩(wěn)定性高，捕捉范圍大，且鑒頻鑒相器（PFD）采用數(shù)字電路，便于集成的特 點(diǎn)而被廣泛應(yīng)用于無(wú)線電通信、頻率綜合器、時(shí)鐘恢復(fù)電路。電荷泵（Charge Pump）是鎖 相環(huán)電路中關(guān)鍵模塊，對(duì)整個(gè)鎖相環(huán)的性能起著決定性的作用，但是傳統(tǒng)的電荷泵不可避免 地存在電流源失配，電荷共享等非理想問(wèn)題。 本文針對(duì)傳統(tǒng)型電荷泵電路存在非理想性的問(wèn)題，對(duì)傳統(tǒng)CPPLL 進(jìn)行了改進(jìn)，在 chartered 0.35um 工藝下，通過(guò)Cadence Spectre 工具仿真驗(yàn)證，結(jié)果顯示，這種改進(jìn)提 高有效的消除了非線性問(wèn)題導(dǎo)致的抖動(dòng)，并減少了捕捉時(shí)間。 2 CPPLL 原理及電荷泵 電荷泵鎖相環(huán)的基本組成如圖 1 所示，包括鑒頻鑒相器（PDF）、電荷泵（CP）、環(huán)路濾 波器（LPF）和壓控振蕩器（VCO）。鑒頻鑒相器比較輸入信號(hào)和輸出信號(hào)的相位與頻率差， 產(chǎn)生控制信號(hào)給電荷泵，電荷泵相應(yīng)地給低通濾波器充放電，低通濾波器輸出的控制電壓控 制壓控振蕩器的輸出頻率，該控制電壓與鑒相誤差成正比，使壓控振蕩器的頻率向鑒相誤差 減小的方向變化，直至鑒相誤差為零,此時(shí)鎖相環(huán)進(jìn)入鎖定狀態(tài)。 電荷泵是整個(gè)鎖相環(huán)路中非常關(guān)鍵的一個(gè)電路，除了在整個(gè)環(huán)路中貢獻(xiàn)增益之外，它還 起到了一個(gè)積分的作用，通過(guò)和環(huán)路濾波器組合在一起，可以將PDF 輸出的相位頻率誤差轉(zhuǎn) 換為一個(gè)電壓。傳統(tǒng)的電荷泵如圖2 所示，PDF 的輸出UP 和DN 為數(shù)字信號(hào)，當(dāng)UP 為0，DN 為0 時(shí)，鏡像電流通過(guò)M3 向電容C 充電，當(dāng)UP 為1，DN 為1 時(shí)，電容C 通過(guò)M2 放電，當(dāng) UP 為1，DN 為0 時(shí)，電容上的電壓Vctl 保持不變。 然而，這種傳統(tǒng)的電荷泵電路有很多的局限性，當(dāng)M2 和M3 都關(guān)斷時(shí)，電容C 懸浮， 由于M1 和M4 都處在線性狀態(tài)，其漏端電壓分別變?yōu)镚ND 和VDD，在下一個(gè)相位比較瞬 間，M2，M3 同時(shí)開(kāi)啟，原來(lái)存儲(chǔ)在電容C 上的電荷將分別被A 點(diǎn)和B 點(diǎn)的寄生電容重新 分配，導(dǎo)致Vctl 產(chǎn)生跳躍。 另外，在理想鎖定情況下，Vctl 電壓應(yīng)該保持恒定。但實(shí)際情況是，當(dāng)PLL 處于鎖定 狀態(tài)時(shí)，PDF 輸出的UP 和DN 信號(hào)會(huì)同時(shí)產(chǎn)生一個(gè)非常窄的復(fù)位脈沖，使得電荷泵的兩個(gè) 開(kāi)關(guān)同時(shí)導(dǎo)通，這時(shí)，如果電荷泵的充放電電流匹配不好，控制電壓會(huì)有微小的波動(dòng)，從而 導(dǎo)致Vctl 抖動(dòng)和相位噪聲。 在CMOS 工藝下，電荷共享效應(yīng)可以通過(guò)加反饋放大器穩(wěn)定A，B 點(diǎn)電壓來(lái)消除，但 這同時(shí)增大了面積，功耗。失配電流的影響可以通過(guò)最小化鑒頻鑒相器開(kāi)通時(shí)間來(lái)減小，但 這可能引起死區(qū)。 3 改進(jìn)的電荷泵電路 本文設(shè)計(jì)了一個(gè)上拉電路結(jié)構(gòu)的電荷泵電路，如圖3 所示，它由電流開(kāi)關(guān)（M1 和M2）、 鏡像電流負(fù)載（M3 和 M6）以及上拉鏡像電流負(fù)載（M4 和M5）組成。當(dāng) +up 為高時(shí)， 電流Iref 全部流過(guò) M1，M3 和 M6，產(chǎn)生充電電流；當(dāng) -up 為高時(shí)，電流Iref 全部流過(guò) M2，上拉鏡像電路快速將M4 漏端充電至VDD，致使M6 關(guān)斷。如果不用上拉鏡像電路，當(dāng) M2 控制電流時(shí)，M3 上仍然會(huì)有短暫的電流通過(guò)，電流成指數(shù)關(guān)系衰減，從而引起了VCO 相 位噪聲。該電路一個(gè)突出的優(yōu)點(diǎn)就是，巧妙的運(yùn)用了一個(gè)簡(jiǎn)單的正反饋放大器，以加快開(kāi)關(guān) 速度。當(dāng) M1 控制電流時(shí)，它利用電流源Iref 對(duì)節(jié)點(diǎn) A 充電，由于載流子注入速度快， M6 很快就截止了。如果一個(gè)開(kāi)關(guān) MOS 管在飽和態(tài)時(shí)進(jìn)入截止區(qū)，則所有的溝道電荷將流 入MOS 管的源端，漏端不受影響 ,有效地消除了電荷共享現(xiàn)象。 圖 4 所示的是完整的電荷泵，環(huán)路濾波電路，在設(shè)計(jì)時(shí)，根據(jù)PMOS 和NMOS 的溝道 遷移率相應(yīng)調(diào)整MOS 管寬長(zhǎng)比，使PMOS 管和NMOS 管延時(shí)相同，同時(shí)，增大電流鏡MOS 管的寬度，使充放電電流完全匹配，消除了電流失配的影響。 4 其他模塊設(shè)計(jì) 4.1 鑒頻鑒相器 本設(shè)計(jì)采用 TSPC 結(jié)構(gòu)的動(dòng)態(tài)門觸發(fā)器來(lái)實(shí)現(xiàn)PDF，如圖5 所示，Reset 反饋信號(hào)中通 過(guò)增加反相器延時(shí)，消除了死區(qū)，當(dāng)輸入F1 和F2 的頻率相位變化時(shí)，UP，DN 分別輸出 “1”和“0”的數(shù)字信號(hào)，為接后續(xù)的差分電荷泵電路，還應(yīng)通過(guò)反相器得到-UP，-DN 信 號(hào)。 4.2 壓控振蕩器 本設(shè)計(jì)采用了差動(dòng)輸入，三級(jí)連接的環(huán)形振蕩器結(jié)構(gòu)，每一級(jí)的延遲單元設(shè)計(jì)采用對(duì)稱 負(fù)載結(jié)構(gòu)，以增大延遲單元負(fù)載的線性范圍，較之單端輸入的倒相器延遲單元，這種結(jié)構(gòu)具 有很好的抑制共模信號(hào)的能力，從而可以有效地抑制電源和襯底噪聲。 5 仿真結(jié)果 在Chartered 0.35um CMOS 標(biāo)準(zhǔn)工藝下，采用Cadence Spectre 仿真軟件分別對(duì)傳統(tǒng)型 電荷泵鎖相環(huán)電路和改進(jìn)型電荷泵鎖相環(huán)電路進(jìn)行了仿真。從圖7(a)可以看出，傳統(tǒng)型電荷 泵鎖相環(huán)在相位鎖定的情況下，Vctl 由于電荷共享和電流失配會(huì)產(chǎn)生抖動(dòng)。改進(jìn)電荷泵電路 后，如圖7(b)所示，鎖定情況下Vctl 基本保持穩(wěn)定，消除了抖動(dòng)現(xiàn)象；圖8(a)為傳統(tǒng)電荷泵 電路鎖相環(huán)在相位從失鎖到鎖定過(guò)程中Vctl 變化，可以看出，Vctl 時(shí)鐘無(wú)法完全鎖定，在 一個(gè)中心值附近振蕩；圖8(b)顯示，改進(jìn)后的電荷泵鎖相環(huán)的Vctl 電壓在一段時(shí)間后可以 穩(wěn)定在某個(gè)固定值上，鎖定時(shí)間為11.12us。 6 結(jié)論 本文提出了一個(gè)改進(jìn)型pump-up 結(jié)構(gòu)的全差分電荷泵電路，在Chartered 0.35um CMOS標(biāo)準(zhǔn)工藝下，通過(guò)Cadence Spectre 仿真驗(yàn)證，有效抑制了電荷共享，電流失配，死區(qū)等非 理想特性的影響，在2V-3.5V 電源電壓下，能穩(wěn)定輸出13.56 MHz 時(shí)鐘信號(hào)，功耗為17.1 mW， 鎖定時(shí)間為11.12 us。 本文創(chuàng)新點(diǎn)：采用 pump-up 結(jié)構(gòu)鎖相環(huán)，通過(guò)加一個(gè)正反饋放大器，加快了電荷泵開(kāi) 啟速度；電荷泵開(kāi)關(guān) MOS 管在飽和態(tài)時(shí)進(jìn)入截止區(qū)，所有的溝道電荷將流入MOS 管的源 端，漏端不受影響，有效地消除了電荷共享現(xiàn)象。 |
