|
DMA在DSP應(yīng)用中至關(guān)重要，本文給出了DMA操作非阻塞的請求方法，針對TMS320C620x，實現(xiàn)了與CSL中DAT接口一致的驅(qū)動模塊QDAT，并指出了EDMA相關(guān)的高級特征。 在DSP中，DMA控制器實際是一個外設(shè)，與其他集成的串口、主機接口、片外內(nèi)存接口等都在系統(tǒng)外設(shè)總線上，也與其他外設(shè)一樣有一組相關(guān)的控制/狀態(tài)/數(shù)據(jù)寄存器，CPU可以訪問。 非常重要的一點是，DMA通道能夠用于內(nèi)存之間的數(shù)據(jù)傳送。這里內(nèi)存都是統(tǒng)一編址的，包括：片上內(nèi)存，程序和數(shù)據(jù)分立；接在EMIF上的片外內(nèi)存，如SDRAM；外設(shè)的寄存器也都是內(nèi)存映射的(memory-mapped)，所以DMA通道也可以用于外設(shè)和內(nèi)存之間，進(jìn)行外設(shè)數(shù)據(jù)接收與發(fā)送。 在DSP的處理模型中，所有數(shù)據(jù)應(yīng)位于片上供CPU處理，不鼓勵CPU直接訪問片外數(shù)據(jù)，因為CPU訪問片外資源的時間較長，周期數(shù)也不確定，對于實時性和確定性不利。片上內(nèi)存有時也能夠配置成為緩存(cache)，緩存控制器會根據(jù)一定策略、使用DMA方式切換片外的數(shù)據(jù)進(jìn)出緩存，最終使得用戶能夠在片上訪問數(shù)據(jù)，這個過程對用戶是透明的。正因為緩存的機制是透明的，所以也是很難控制的。比如，一段調(diào)用頻率很高的代碼很可能被不常用的部分清出緩存，因為它們映射相同，但隨后又很快被調(diào)入，這樣會造成局部的效率降低。 所以，如果能夠明確掌握程序流或數(shù)據(jù)流的運轉(zhuǎn)特征，不使用緩存模式，用戶通過DMA進(jìn)行自定義的調(diào)度，可能提高效率。有的處理器不具備緩存控制器，不支持片上內(nèi)存作為緩存，如C6205的片上數(shù)據(jù)內(nèi)存就不能夠配置為緩存，所以主動使用DMA移動數(shù)據(jù)不可避免。 DSP的DMA功能一般也都較為強大，TI C6000系列的DMA通道支持1D-1D、1D-2D、2D-1D以及常用的2D-2D數(shù)據(jù)傳送，對DMA的合理使用可能替代相當(dāng)?shù)木幊绦Ч缗判颉⒉蓸踊虿眉簟?nbsp; TI的CSL(Chip Support Library，芯片支持庫)對于使用DMA給出了很好的支持，有專門的DMA模塊，便于對DMA的各個寄存器進(jìn)行控制。還有一個DAT模塊，使用DMA進(jìn)行內(nèi)存數(shù)據(jù)傳送，函數(shù)DAT\_copy()和DAT\_fill()就像常用的內(nèi)存操作memcpy()、memset()一樣，只需要在API接口指出源地址、目的地址和長度，或者其他的維數(shù)屬性等即可，不需要再去管具體的寄存器，非常方便。 視頻處理實例分析 DAT模塊易用，但因為是在CSL中，所以只能將DMA控制器直接的功能表達(dá)出來。對于灰度圖像處理(先不考慮將算法處理后的結(jié)果傳回片外的情況)，在下面的處理框架中，每次DMA執(zhí)行操作時，CPU在前臺還可以做算法處理任務(wù)。 ... task=DAT_copy(...);//啟動頭一個DAT任務(wù) ... while(not_finished){ DAT_wait(task); //本次task完成 task=DAT_copy(...); //啟動下一次的DMA pingpong_alg_process(...); //對本次傳送的數(shù)據(jù)處理 } 當(dāng)視頻為4:2:0 YUV圖像(planar模式)序列，需要處理某一區(qū)域時，實際上是在相同時機處理Y、U、V三塊數(shù)據(jù)，通常它們并不連續(xù)，也就是說，將會同時使用三個DMA操作。 這里可能可以同時啟動多條DMA通道，但有一些限制： 1. 有的處理器支持同時啟動的DMA通道數(shù)有限，有些DSP有4條通道，但寄存器集只能完整地支持兩條； 2. 由于共享總線和某些接口，同時工作的DMA通道數(shù)過多將可能增加訪問沖突，降低系統(tǒng)性能； 3. 有時多條通道又必須同時使用，比如系統(tǒng)視頻、音頻采集進(jìn)入的數(shù)據(jù)必須占用獨立的通道。 所以，上面的任務(wù)能夠盡量使用一個DMA通道完成，不失一般性，DAT模塊的所有操作實際上是在一條打開的通道上完成的。 那么，對于YUV圖像，處理程序框架類似上面，可能如下， ... taskY = DAT_copy(...); taskU = DAT_copy(...); taskV = DAT_copy(...); ... while(not_finished){ DAT_wait(taskY); DAT_wait(taskU); DAT_wait(taskV); taskY = DAT_copy(...); taskU = DAT_copy(...); taskV = DAT_copy(...); YUV_pingpong_process(...); 這時問題出現(xiàn)了：C620x的DMA通道一次只能接受一個傳送請求，也就是說，每次請求必須等到該通道空閑時才可能真正提交上去，這樣taskY和taskU在后臺操作時，前臺無法進(jìn)行taskU和taskV的啟動，即實際上前臺沒有什么處理任務(wù)可做，浪費了效率。而這三個dat任務(wù)綁定在一起，啟動時機很難拆開。顯然，如果能夠允許DMA請求連續(xù)地提交，將提高效率。 DMA通道請求非阻塞提交的方法 把DMA通道看作一個單處理單元，每個DMA操作作為一個任務(wù)，這就形成了一個單處理多任務(wù)的模型，任務(wù)調(diào)度就是FIFO。不妨定義： 1. DMA通道請求上下文是一個數(shù)據(jù)結(jié)構(gòu)，它包含啟動一次DMA傳送所需要設(shè)定的寄存器參數(shù)集合，如源、目的、長度、index寄存器(維數(shù))等等； 2. DMA通道請求上下文隊列，一個DMA請求上下文的隊列用以緩存DMA請求； DMA通道的使用和請求非阻塞的提交應(yīng)有以下兩條原則： a. 應(yīng)用程序的使用DMA通道的方法： 提交DMA通道請求(無阻塞)，獲得此次任務(wù)的id；在需要使用某任務(wù)的目標(biāo)內(nèi)存時，應(yīng)檢查該id任務(wù)狀態(tài)直到完成；如果完成，即可進(jìn)行相應(yīng)的處理。 b. 無阻塞提交DMA通道請求的實現(xiàn)：標(biāo)志此次DMA傳送任務(wù)正在進(jìn)行；如果DMA通道空閑，設(shè)置寄存器啟動DMA操作，標(biāo)志DMA通道正在工作；如果DMA通道正在工作，則將此次DMA請求插入上下文隊列。 3. DMA中斷服務(wù)程序(注:DAT模塊不使用ISR，只是查詢對應(yīng)標(biāo)志，確定DMA傳送是否完成)：標(biāo)志此次DMA傳送任務(wù)完成；如果DMA請求上下文隊列為空，標(biāo)志DMA通道空閑；如果DMA請求上下文隊列非空，則從隊列中取出頭一個DMA請求上下文，用以設(shè)置相應(yīng)的寄存器啟動DMA操作。 QDAT：一個非阻塞的DMA模塊實現(xiàn) 在TI C620x DSP上，一個非阻塞的DMA模塊QDAT根據(jù)以上原理得以實現(xiàn)。 QDAT的API與DAT模塊的基本一致，優(yōu)點是使用上述的YUV圖像處理應(yīng)用程序中，不會發(fā)生DMA請求阻塞； QDAT與DAT模塊功能相似，但屬于驅(qū)動程序?qū)哟蔚膶崿F(xiàn)，基于：CSL的DMA模塊；CSL的IRQ模塊；以及DSP/BIOS的QUE模塊。 不過實現(xiàn)十分簡便、輕盈。 該模塊獨立于應(yīng)用和算法，已經(jīng)在基于TI C620x DSP上的多個項目中使用，效果十分理想，特別是因為QDAT任務(wù)中的DMA操作經(jīng)過了串行化，也大大降低了在EMIF上訪問內(nèi)存時的沖突。 EMDA的先進(jìn)特征 這些項目向新的TI DM642媒體處理器上移植時，以上的操作將利用EDMA的先進(jìn)特征， 因為TI C6x1x 和 C64x DSP開始使用EDMA，值得注意的是，EDMA通道控制器(EDMACC)有專門的PRAM(parameter RAM)來緩存DMA請求參數(shù)，EDMA事件參數(shù)表中有標(biāo)志以及LINK address，用來指示本次DMA傳送結(jié)束后， 是否有新的DMA請求參數(shù)需要重載入操作寄存器； 如果有，LINK address所指就是新的參數(shù)在PRAM的位置。 顯然因為這樣的鏈表機制，使用該通道連續(xù)兩次傳送之間無需中斷處理程序(CPU)介入隊列管理，效率將提高。 對于頻繁的內(nèi)存數(shù)據(jù)傳送，如DAT操作一般使用QDMA， 它由CPU直接將傳送請求(TR)提交給傳送控制器(EDMATC)，TC中有四個優(yōu)先級隊列，每個TR都將進(jìn)入其對應(yīng)（已指定）的一個隊列。 對于不同的請求源，隊列的長度可編程，每個隊列最多可以接收7個QDMA請求。 如果隊列有空，TR就可以進(jìn)入；若滿了，CPU將會停止(stall)幾個EDMA周期等待TC的執(zhí)行，隊列隨即空出一個位置。 總之，EDMA執(zhí)行機構(gòu)這種純硬件的隊列機制使得效率提升更加極大化， 減少了軟件對此的相關(guān)開銷。 |
