国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

MIPS采用臺積電40nm工藝實現2.4GHz以上的ASIC CPU性能

發布時間:2010-9-28 21:39    發布者:嵌入式公社
關鍵詞: MIPS
美普思科技公司(MIPS)攜手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型條件下超過 2.4GHz 的高性能 ASIC 處理器。這一針對臺積電參考流程簽核條件時序收斂評估的成果,將成為有史以來最高頻率的 ASIC 處理器之一。這種高性能 ASIC 處理器是 65nm 的后續測試芯片,1.1GHz 的測試芯片是去年年底由 Open-Silicon 和MIPS 科技公司攜手推出的。

該器件內置了MIPS32TM 74Kf 處理器內核,它是一款采用高性能集成浮點單元(FPU)、DSP 擴展、32K L1 指令及 32K L1 數據緩存和片上 8K PDtrace 內存緩沖器的超標量、無序 (Out of Order, OoO)CPU。MIPS32 74KTM 內核是一款有 15 級流水線的完全可合成、可授權 IP 內核,可實現最高頻率,并廣泛應用于高端數字消費設備、機頂盒和家庭網絡解決方案。與前一代 65nm 設計相同,RTL 設計是由 MIPS 完成,采用 Dolphin 存儲器,部署是由 Open-Silicon 完成的。臺積電采用 CyberShuttleTM 原型方案構建了制造設備。

為了最大限度提高性能,Open-Silicon 采用其 CoreMAXTM 技術擴展了特定設計庫。為了實現該設計,Open-Silicon 創建了159 個新的 LVt 單元、147 個 RVt 和 147 個 HVt 單元,專門優化 MIPS 74Kf 內核和 FPU 內的關鍵路徑。其他先進的物理設計技術包括 Open-Silicon 經驗豐富的處理器布局、采用有用偏移(useful skew)的時鐘樹合成和時序驅動布局優化。Cadence EDA 布局工具被用來實現物理設計。
本文地址:http://m.4huy16.com/thread-29757-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • Microchip第22屆中國技術精英年會上海首站開幕
  • Microchip第22屆中國技術精英年會——采訪篇
  • 電動兩輪車設計生態系統
  • “芯”光璀璨,鵬城共賞——2025 Microchip中國技術精英年會深圳站回顧
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表