|
1.如何在MODELSIM中仿真ISE的IP核 明德揚分享的在MODELSIM中仿真帶IP核的XILINX工程方法，一步步教你怎么添加仿真庫，怎么實現ISE的IP核的仿真詳細步驟。 
在MODELSIM中仿真XILINX工程.pdf
(903.02 KB)
2.紅外接收verilog工程分享 實測可用 明德揚分享的紅外接收工程，該工程甚至至簡設計法實現，已經在板子上親測可用。需要該功能的，添加verilog文件就可以使用了。 
紅外接收2.rar
(803.97 KB)
3.基于至簡設計法的數字時鐘設計 數字時鐘是常見的畢業設計題目，看看如何使用至簡設計法來設計數字時鐘。
基于至簡設計法的數字時鐘設計.pdf
(231.93 KB)
4.至簡設計法中的四段式狀態機 現在流行的狀態機設計，一般可分為一段式、兩段式和三段式，然而我們明德揚卻發明了四段式狀態機，并制定了一些規則，從此設計再不用胡思亂想，套用模板，填好關鍵信號就完成了，簡單又不會出錯！
至簡設計法中的四段式狀態機.pdf
(165.08 KB)
5.基于PWM的LED燈代碼 實測可用 明德揚分享的調制PWM驅動LED工程,利用脈沖寬度調制調制出幾個不同寬度的脈沖來驅動LED燈，添加verilog文件即可使用。
基于至簡設計法實現的PWM調制verilog.rar
(206.48 KB)
6.籃球倒計時verilog代碼分享 實測可用 明德揚設計的倒計時案例工程,24秒倒計時，實現可暫停可復位,添加代碼即可使用。
倒計時案例.rar
(928.28 KB)
7.鬧鐘工程代碼分享 明德揚設計的鬧鐘工程案例，有24小時時鐘計數器，可設定鬧鐘時間，可修改時鐘時間，當到達鬧鐘設定時間時則蜂鳴器響。
鬧鐘.rar
(544.24 KB)
8.基于至簡設計法實現的萬年歷功能 明德揚至簡設計法實現的萬年歷案例，具有年月日計數器，時間設定功能，自主判斷大月小月平閏年的功能，添加verilog代碼即可使用。
萬年歷.rar
(442.74 KB)
|
