|
工程說明 AT93C46在DI接收到讀指令時，地址被解碼，數(shù)據(jù)在DO引腳上串行輸出。寫周期是完全自主調(diào)時的，在寫入之前不需要單獨(dú)的擦除周期。本項(xiàng)目要求AT93C46完成讀和寫功能的混合功能。 案例補(bǔ)充說明 本案例要求實(shí)現(xiàn)一個AT93C46的接口能夠根據(jù)命令，實(shí)現(xiàn)EWEN、WRITE和READ功能，在這里我們提供了具體的設(shè)計(jì)思路： 1. 上游模塊在rdy=1時，給出start命令，開始進(jìn)行EWEN、WRITE或者READ操作；在rdy=0期間，start命令無效。 2. 當(dāng)start有效時，如果mode=0表示進(jìn)行EWEN操作；mode=1表示進(jìn)行WRITE操作；mode=2表示進(jìn)行READ操作。 3. 當(dāng)start有效時，addr和wdata有效。 4. 當(dāng)進(jìn)行EWEN操作時，將addr寫入at93c46。 5. 當(dāng)進(jìn)行WRITE操作時，將addr和wdata寫入at93c46。 當(dāng)進(jìn)行READ操作時，將addr寫入at93c46，并從at93c46讀到數(shù)據(jù)，通過rdata和rdata_vld返回給上游模塊。代碼文檔說明 
EEPROM接口的FPGA實(shí)現(xiàn).rar
(31.36 KB)
|
