*@Electric VLSI Design System

發(fā)布時(shí)間：2011-1-16 17:26 發(fā)布者：1770309616

包括IC LAYOUT 原理圖設(shè)計(jì)，VHDL/Verilog輸入等。作者還著有《超大規(guī)模集成電路計(jì)算機(jī)輔助設(shè)計(jì)》（本包內(nèi)提供）

4.09 MB, 下載積分: 積分 -1

本文地址：http://m.4huy16.com/thread-49247-1-1.html 【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問題，我們將根據(jù)著作權(quán)人的要求，第一時(shí)間更正或刪除。