国产精品免费无遮挡无码永久视频-国产高潮视频在线观看-精品久久国产字幕高潮-国产精品99精品无码视亚

勇敢的芯伴你玩轉Altera FPGA連載62:基于PLL分頻計數的LED閃爍實例

發布時間:2018-4-19 19:04    發布者:rousong1989
勇敢的芯伴你玩轉Altera FPGA連載62基于PLL分頻計數的LED閃爍實例
特權同學,版權所有
配套例程和更多資料下載鏈接:
http://pan.baidu.com/s/1i5LMUUD
如圖8.17所示,本實例將用到FPGA內部的PLL資源,輸入FPGA引腳上的25MHz時鐘,配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時鐘信號,這4路時鐘信號又分別驅動4個不同位寬的計數器不停的計數工作,這些計數器的最高位最終輸出用于控制4個不同的LED亮滅。由于這4個時鐘頻率都有一定的倍數關系,所以我們也很容易通過調整合理的計數器位寬,達到4個LED閃爍一致的控制。
圖8.17 基于PLL分頻計數的LED閃爍功能框圖
cy4.v模塊代碼解析
         先來看cy4.v模塊的代碼,它是工程的頂層模塊,主要做接口定義和模塊例化,一般不會在這個模塊中做任何的具體邏輯設計。
         首先是接口部分,只有時鐘、復位和8個LED信號。
module cy4(
            input ext_clk_25m, //外部輸入25MHz時鐘信號
            input ext_rst_n,   //外部輸入復位信號,低電平有效
            output[7:0] led    //8個LED指示燈接口   
        );                                                
         接著這里申明5個wire類型的信號,所有在不同模塊間接口的信號,在它們的上級模塊中都必須定義為wire類型,這里有4個不同頻率的時鐘以及由PLL的lock信號引出的復位信號sys_rst_n。
wire clk_12m5;  //PLL輸出12.5MHz時鐘
wire clk_25m;   //PLL輸出25MHz時鐘
wire clk_50m;   //PLL輸出50MHz時鐘
wire clk_100m;  //PLL輸出100MHz時鐘
wire sys_rst_n; //PLL輸出的locked信號,作為FPGA內部的復位信號,低電平復位,高電平正常工作
    PLL是我們配置的IP核模塊,它需要在我們的代碼中例化,如下所示。
//-------------------------------------
//PLL例化
pll_controller  pll_controller_inst (
    .areset ( !ext_rst_n ),
    .inclk0 ( ext_clk_25m ),
    .c0 ( clk_12m5 ),
    .c1 ( clk_25m ),
    .c2 ( clk_50m ),
    .c3 ( clk_100m ),
    .locked ( sys_rst_n )
    );  
    最后4個LED閃爍控制模塊的例化,它們的源碼都是led_controller.v模塊,但它們的名稱不一樣,分別為uut_led_controller_clk12m5、uut_led_controller_clk25m、uut_led_controller_clk50m、uut_led_controller_clk100m。這樣的定義方式最終實現效果不同于軟件的函數調用,軟件的函數調用只有一個函數,分時復用;而FPGA的這種代碼例化卻會實現4個完全一樣的硬件邏輯。當然了,這4個模塊還略有不同,就是兩個名稱中間的“#(n)”,n有23、24、25和26,這個是輸入到led_controller.v模塊的一個參數,大家別急,后面我們馬上就會提到它。
//-------------------------------------
//12.5MHz時鐘進行分頻閃爍,計數器為23位                                                         
led_controller  #(23)       uut_led_controller_clk12m5(
                               .clk(clk_12m5),    //時鐘信號
                               .rst_n(sys_rst_n), //復位信號,低電平有效
                               .sled(led[0])      //LED指示燈接口   
                           );
//-------------------------------------
//25MHz時鐘進行分頻閃爍,計數器為24位                                                           
led_controller  #(24)       uut_led_controller_clk25m(
                               .clk(clk_25m),     //時鐘信號
                               .rst_n(sys_rst_n), //復位信號,低電平有效
                               .sled(led[1])      //LED指示燈接口   
                           );
        
//-------------------------------------
//25MHz時鐘進行分頻閃爍,計數器為25位                                                           
led_controller  #(25)       uut_led_controller_clk50m(
                               .clk(clk_50m),     //時鐘信號
                               .rst_n(sys_rst_n), //復位信號,低電平有效
                               .sled(led[2])      //LED指示燈接口   
                           );
        
//-------------------------------------
//25MHz時鐘進行分頻閃爍,計數器為26位                                                           
led_controller  #(26)       uut_led_controller_clk100m(
                               .clk(clk_100m),    //時鐘信號
                               .rst_n(sys_rst_n), //復位信號,低電平有效
                               .sled(led[3])      //LED指示燈接口   
                           );      
//-------------------------------------                           
//高4位LED指示燈關閉                        
assign led[7:4] = 4'b1111;         
        
endmodule
led_controller.v模塊代碼解析
         led_controller.v模塊代碼如下,這里重點注意我們上面剛剛提到的輸入參數。在代碼中,有“parameter CNT_HIGH = 24;”這樣的定義,若是例化這個模塊的上層接口中不定義“#(n)”,則表示“parameter CNT_HIGH = 24;”語句生效,若是定義的“#(n)”中的n值與代碼中定義的24不同,那么以n為最終值。
module led_controller(
            input clk,      //時鐘信號
            input rst_n,    //復位信號,低電平有效
            output sled     //LED指示燈接口   
        );                                                
   
parameter CNT_HIGH = 24;   //計數器最高位
//-------------------------------------
reg[(CNT_HIGH-1):0] cnt;       //24位計數器      
    //cnt計數器進行循環計數
always @ (posedge clk or negedge rst_n)                                   
    if(!rst_n) cnt <= 0;                                          
    else cnt <= cnt+1'b1;                                         
assign sled = cnt[CNT_HIGH-1];         
endmodule

本文地址:http://m.4huy16.com/thread-524727-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 技術熱潮席卷三城,2025 Microchip中國技術精英年會圓滿收官!
  • 常見深度學習模型介紹及應用培訓教程
  • Microchip第22屆中國技術精英年會——采訪篇
  • 電動兩輪車設計生態系統
  • 貿澤電子(Mouser)專區
關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表