|
勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載103：基于數(shù)碼管顯示的AD采集實(shí)例 特權(quán)同學(xué)，版權(quán)所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
AD芯片TLC549的控制使用了比較簡化（單向數(shù)據(jù)傳輸）的SPI接口，接口上只需要片選信號adc_cs_n、時鐘信號adc_clk和輸入數(shù)據(jù)信號adc_data。控制時序如圖10.76所示,在片選信號有效后稍作延時，隨后產(chǎn)生8個時鐘周期依次讀取AD采樣的8bit數(shù)據(jù)即可。在片選信號拉低后大約1.4us，第一個采樣數(shù)據(jù)出現(xiàn)在數(shù)據(jù)信號adc_data上，對應(yīng)時鐘信號adc_clk的上升沿可以采樣數(shù)據(jù)，時鐘信號adc_clk的最高頻率可以達(dá)到1.1MHz。兩次數(shù)據(jù)采樣間隔必須大于17us。其它相關(guān)時序參數(shù)可以參考TLC549的datasheet，。
圖10.76 AD芯片讀數(shù)據(jù)時序波形 該實(shí)例工程的功能框圖如圖10.77所示。AD實(shí)時采集模塊實(shí)現(xiàn)SPI協(xié)議，定時采集AD芯片TLC549中的模擬電壓數(shù)據(jù)，然后通過數(shù)碼管進(jìn)行顯示。
圖10.77 AD實(shí)例功能框圖 本實(shí)例模塊劃分如圖10.78所示。
圖10.78 AD實(shí)例模塊層次 連接好下載線，給CY4開發(fā)板供電。打開Quartus II，進(jìn)入下載界面，將本實(shí)例工程下的cy4.sof文件燒錄到FPGA中在線運(yùn)行。 確保P10的PIN1和PIN2用跳線帽短接。 此時我們?nèi)粲靡蛔致萁z刀旋轉(zhuǎn)可變電阻R65，則數(shù)碼管上的顯示數(shù)據(jù)將發(fā)生變化，即AD芯片采集到的電壓值通過可變電阻R65可調(diào)。 |
