同步時序電路設計

發布時間：2011-4-25 10:52 發布者：circuit_share

同步時序電路設計

1.建立原始狀態圖.

建立原始狀態圖的方法是:

確定輸入、輸出和系統的狀態函數(用字母表示).

根據設計要求,確定每一狀態在規定條件下的狀態遷移方向,得到原始狀態圖.

2.化簡原始狀態.

在制作原始狀態圖時,難免會出現多余狀態(觸發器的個數增多激勵電路過于復雜等),因此要進行狀態化簡,化簡時應根據具體情況來考慮.

3.分配化簡后的狀態.

把化簡后的狀態用二進制代碼來表示稱為狀態編碼.時序電路中,電路的狀態是由觸發器的狀態來描述的.

例1.設計一個'111...'序列檢測器.題意即檢測連續三個'1'輸出為'1'.允許重合.

1.畫出狀態遷移圖.如圖(1)所示:

2.列出狀態表.如表(2)所示(化簡前); 如表(3)所示(化簡后)

3.化簡狀態.通過狀態表可以看出,所列狀態為最簡狀態.

4.狀態分配. S0-＞Q1Q0=00;S1-＞Q1Q0=01;S2-＞Q1Q0=10;S3-＞Q1Q0=11.

5.求激勵方程.如用JK觸發器則激勵方程為(由卡諾圖(4、5)得):

Q1n 1=XQ1nQ0n XQ1n J1=XQ0n ，K1=X；
Q0n 1=XQ1nQ0n XQ1nQ0n JO=XQ1n K0=XQ1n

6.畫出邏輯電路圖.如圖(6)所示:

本文地址：http://m.4huy16.com/thread-63440-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。