|
工作職責(zé): 負(fù)責(zé)數(shù)據(jù)通信產(chǎn)品邏輯算法,協(xié)議,接口,控制邏輯的研發(fā),調(diào)試,驗證。 職位要求: 1、熟練應(yīng)用VHDL或者Verilog HDL 語言及常用EDA工具; 2、熟練掌握數(shù)字電路基礎(chǔ)理論,精通FPGA硬件架構(gòu); 3、本科及以上學(xué)歷,有大規(guī)模邏輯設(shè)計經(jīng)驗; 4、有數(shù)據(jù)通信相關(guān)FPGA開發(fā)經(jīng)驗者優(yōu)先。 有意者請發(fā)簡歷到:Vickyyang9936@gmail.com,50800666-3092 |